{"id":1530,"date":"2026-07-14T13:18:12","date_gmt":"2026-07-14T16:18:12","guid":{"rendered":"https:\/\/jrtx.com.br\/blog\/2026\/07\/14\/asml-euv-tecnologia-duv-metrologia-e-o-cerebro-dos-chips\/"},"modified":"2026-07-14T13:18:12","modified_gmt":"2026-07-14T16:18:12","slug":"asml-euv-tecnologia-duv-metrologia-e-o-cerebro-dos-chips","status":"publish","type":"post","link":"https:\/\/jrtx.com.br\/blog\/2026\/07\/14\/asml-euv-tecnologia-duv-metrologia-e-o-cerebro-dos-chips\/","title":{"rendered":"ASML EUV tecnologia: DUV, metrologia e o c\u00e9rebro dos chips"},"content":{"rendered":"

\nQuando se fala em ASML EUV tecnologia<\/strong>, a mente dos profissionais de TI e infraestrutura imediatamente evoca as m\u00e1quinas de ultravioleta extremo que monopolizam a fabrica\u00e7\u00e3o de processadores abaixo de 7 nan\u00f4metros. Mas reduzir a ASML ao EUV \u00e9 ignorar dois ter\u00e7os da hist\u00f3ria \u2014 e justamente a parte que mant\u00e9m a economia digital funcionando em escala planet\u00e1ria. Em 2026, enquanto os holofotes perseguem os an\u00fancios de 1.4 nm da Samsung (not\u00edcia [1]), os recordes de capex da TSMC e a fome insaci\u00e1vel por HBM da SK hynix (not\u00edcia [5]), o ch\u00e3o de f\u00e1brica continua sendo dominado por ferramentas de litografia DUV de imers\u00e3o, sistemas de metrologia que medem dist\u00e2ncias at\u00f4micas e softwares de otimiza\u00e7\u00e3o computacional que decidem se um wafer ser\u00e1 aproveitado ou descartado.\n<\/p>\n

\nO ecossistema ASML \u00e9 um organismo de tr\u00eas camadas interdependentes: a litografia propriamente dita \u2014 EUV e DUV \u2014, a metrologia e inspe\u00e7\u00e3o (YieldStar, HMI) e a litografia computacional (Brion). Ignorar qualquer uma delas \u00e9 n\u00e3o entender como um chip de US$ 15 mil chega a 90% de yield em uma f\u00e1brica que custou US$ 20 bilh\u00f5es. \u00c9 sobre esse trip\u00e9 silencioso que este artigo se debru\u00e7a, trazendo \u00e0 tona especifica\u00e7\u00f5es, contexto de mercado e o roadmap que definir\u00e1 a pr\u00f3xima d\u00e9cada da eletr\u00f4nica mundial.\n<\/p>\n

\nO leitor brasileiro \u2014 gestor de datacenter, arquiteto de nuvem, especialista em seguran\u00e7a ou entusiasta de hardware \u2014 encontrar\u00e1 aqui um mapa atualizado para navegar o emaranhado t\u00e9cnico e geopol\u00edtico que determina o pre\u00e7o e a disponibilidade de cada servidor, GPU e m\u00f3dulo de mem\u00f3ria que chega ao pa\u00eds. Vamos desmontar a ideia de que ASML \u00e9 sin\u00f4nimo de EUV e mostrar por que as ferramentas DUV, a metrologia \u00f3ptica e o software Brion s\u00e3o, na verdade, o sistema nervoso central da ind\u00fastria de semicondutores.\n<\/p>\n

1. O que aconteceu: o an\u00fancio silencioso que reconfigura a cadeia de metrologia<\/h3>\n

\nNo dia 9 de julho de 2026, a ZEISS Semiconductor Manufacturing Technology<\/strong> inaugurou oficialmente seu centro de inova\u00e7\u00e3o em Yongin, Coreia do Sul (not\u00edcia [12]). A not\u00edcia pode parecer coadjuvante diante das manchetes sobre EUV, mas seu significado \u00e9 profundo: a parceira \u00f3ptica exclusiva da ASML est\u00e1 movendo o desenvolvimento de ferramentas de inspe\u00e7\u00e3o, corre\u00e7\u00e3o de empenamento de wafers e reparo de fotom\u00e1scaras para dentro do ecossistema de mem\u00f3ria de alto desempenho \u2014 ao lado das f\u00e1bricas da Samsung e da SK hynix. Isso significa que os ciclos de aprendizado entre litografia, metrologia e corre\u00e7\u00e3o de processo est\u00e3o sendo comprimidos de meses para semanas.\n<\/p>\n

\nEm paralelo, a SK hynix publicou um artigo t\u00e9cnico propondo uma arquitetura de dequantiza\u00e7\u00e3o near-memory em HBM personalizada<\/strong> (not\u00edcia [9]), sinalizando que a corrida da IA est\u00e1 empurrando a metrologia e o design de mem\u00f3ria para territ\u00f3rios in\u00e9ditos. O documento descreve o StreamDQ<\/strong>, um acelerador que realiza dequantiza\u00e7\u00e3o on-the-fly dentro do subsistema de mem\u00f3ria, alcan\u00e7ando at\u00e9 7,08\u00d7 de speedup e 90,23% de redu\u00e7\u00e3o de energia<\/strong> para infer\u00eancia de modelos de linguagem de grande escala. Essa integra\u00e7\u00e3o entre litografia avan\u00e7ada, empacotamento 3D e metrologia de processo \u00e9 exatamente o tipo de inova\u00e7\u00e3o que depende do portf\u00f3lio completo da ASML \u2014 e n\u00e3o apenas das m\u00e1quinas EUV.\n<\/p>\n

\nEnquanto isso, a pr\u00f3pria ASML viu seu CEO, Christophe Fouquet<\/strong>, alertar que a Europa est\u00e1 “bastante atr\u00e1s” na corrida de IA, absorvendo apenas uma fra\u00e7\u00e3o dos chips avan\u00e7ados que os EUA consomem (not\u00edcia [3]). A declara\u00e7\u00e3o veio acompanhada de men\u00e7\u00f5es ao projeto Terafab<\/strong> de Elon Musk, que exigiria f\u00e1bricas com capacidade de milh\u00f5es de wafers por m\u00eas. Para sustentar esse volume, a ind\u00fastria precisar\u00e1 de muito mais do que algumas dezenas de scanners EUV High-NA \u2014 precisar\u00e1 de centenas de sistemas DUV de \u00faltima gera\u00e7\u00e3o e de um ex\u00e9rcito de ferramentas de metrologia que garantam que cada camada esteja alinhada com precis\u00e3o at\u00f4mica.\n<\/p>\n

2. ASML EUV tecnologia: o ecossistema que vai muito al\u00e9m da luz extrema<\/h3>\n

\nA ASML EUV tecnologia<\/strong> \u00e9 frequentemente retratada como o Santo Graal da litografia, mas a realidade fabril \u00e9 mais complexa. Um chip como o Apple A26 ou o pr\u00f3ximo datacenter GPU da NVIDIA pode ter mais de 80 camadas litografadas<\/strong>. Destas, apenas as 15 a 20 mais cr\u00edticas \u2014 geralmente as camadas de metal M0 e M1, al\u00e9m de algumas vias e gates \u2014 utilizam EUV. Todo o restante \u00e9 processado em sistemas DUV de imers\u00e3o<\/strong>, que continuam sendo o “burro de carga” da ind\u00fastria, para usar o jarg\u00e3o dos engenheiros de processo. Isso inclui camadas de roteamento intermedi\u00e1rio, estruturas de mem\u00f3ria SRAM menos densas, e toda a eletr\u00f4nica automotiva e de IoT que opera em n\u00f3s maduros de 28 nm, 40 nm ou at\u00e9 90 nm.\n<\/p>\n

\nA litografia DUV opera com luz de 193 nm<\/strong> (arg\u00f4nio-fluoreto), mas o truque da imers\u00e3o \u2014 introduzir \u00e1gua ultrapura entre a lente e o wafer \u2014 eleva a abertura num\u00e9rica efetiva para 1,35<\/strong>, permitindo resolu\u00e7\u00f5es m\u00ednimas da ordem de 38 nm a 40 nm<\/strong>. Com t\u00e9cnicas agressivas de multi-patterning (LELE, LFLE, SADP), esses sistemas produzem padr\u00f5es equivalentes a n\u00f3s de 7 nm e at\u00e9 5 nm. A m\u00e1quina NXT:2100i<\/strong>, carro-chefe da linha DUV, entrega 295 wafers por hora<\/strong> com overlay de 1,3 nm<\/strong> \u2014 n\u00fameros que a tornam insubstitu\u00edvel para qualquer fundi\u00e7\u00e3o que queira rentabilidade em alto volume.\n<\/p>\n

\nA metrologia, por sua vez, \u00e9 o olho que guia a m\u00e3o. O sistema YieldStar<\/strong> realiza medi\u00e7\u00f5es de espessura de filme, \u00e2ngulo cr\u00edtico e, sobretudo, overlay \u2014 o alinhamento entre camadas sucessivas. Um erro de overlay de 0,5 nm pode significar a diferen\u00e7a entre um chip funcional e uma pastilha de sil\u00edcio in\u00fatil. A ASML oferece o YieldStar 1380S<\/strong>, que opera em m\u00faltiplos comprimentos de onda e alcan\u00e7a precis\u00e3o de sub-0,1 nm, e o HMI eScan 1100<\/strong>, um sistema de inspe\u00e7\u00e3o por feixe de el\u00e9trons capaz de detectar defeitos em padr\u00f5es de alt\u00edssima densidade com resolu\u00e7\u00e3o nanom\u00e9trica. Esses dois sistemas, trabalhando em conjunto com os scanners, formam um circuito fechado de corre\u00e7\u00e3o em tempo real \u2014 o chamado holistic lithography<\/strong>.\n<\/p>\n

\nPor fim, a camada de software: o Brion Tachyon<\/strong> processa modelos f\u00edsicos gigantescos para otimizar a forma de cada tra\u00e7o na fotom\u00e1scara, aplicando corre\u00e7\u00e3o \u00f3ptica de proximidade (OPC)<\/strong> e tecnologia de fonte-m\u00e1scara otimizada (SMO)<\/strong>. Sem esse software, a litografia EUV simplesmente n\u00e3o funcionaria em n\u00f3s abaixo de 3 nm \u2014 o espalhamento de el\u00e9trons e a variabilidade estoc\u00e1stica tornariam os padr\u00f5es imprevis\u00edveis. O Brion executa simula\u00e7\u00f5es que levam em conta cada imperfei\u00e7\u00e3o dos espelhos, cada flutua\u00e7\u00e3o do plasma de estanho e cada varia\u00e7\u00e3o de resist\u00eancia do fotorresiste.\n<\/p>\n

3. Especifica\u00e7\u00f5es t\u00e9cnicas: o portf\u00f3lio ASML completo<\/h3>\n

\nPara entender a real dimens\u00e3o do que a ASML entrega, \u00e9 preciso olhar para a tabela de sistemas ativos em 2026. Cada linha representa uma classe de ferramenta que resolve um problema espec\u00edfico na cadeia de fabrica\u00e7\u00e3o, desde a impress\u00e3o de estruturas cr\u00edticas at\u00e9 a verifica\u00e7\u00e3o de defeitos que escapam ao olho humano.\n<\/p>\n\n\n\n\n\n\n\n\n\n\n\n
Sistema<\/th>\nTipo<\/th>\nResolu\u00e7\u00e3o \/ Precis\u00e3o<\/th>\nProdutividade<\/th>\nAplica\u00e7\u00e3o principal<\/th>\n<\/tr>\n<\/thead>\n
EXE:5200 (High-NA EUV)<\/td>\nEUV 0.55 NA<\/td>\n8 nm pitch (sub-2 nm node)<\/td>\n>220 wph<\/td>\nCamadas cr\u00edticas sub-2 nm (Intel 14A, TSMC A14)<\/td>\n<\/tr>\n
NXE:3800E (Low-NA EUV)<\/td>\nEUV 0.33 NA<\/td>\n13 nm pitch (7 nm a 2 nm)<\/td>\n>220 wph<\/td>\nProdu\u00e7\u00e3o em massa de l\u00f3gica e DRAM<\/td>\n<\/tr>\n
NXT:2100i (DUV imers\u00e3o)<\/td>\nDUV 1.35 NA (193 nm)<\/td>\n38 nm pitch (com multi-patterning)<\/td>\n295 wph<\/td>\nN\u00f3s maduros, camadas n\u00e3o cr\u00edticas, automotivo<\/td>\n<\/tr>\n
NXT:870 (DUV seco)<\/td>\nDUV 0.93 NA (193 nm)<\/td>\n\u226590 nm pitch<\/td>\n>300 wph<\/td>\nAnalog, MEMS, power ICs<\/td>\n<\/tr>\n
YieldStar 1380S<\/td>\nMetrologia \u00f3ptica<\/td>\nOverlay <0,1 nm, espessura de filme<\/td>\n>200 medi\u00e7\u00f5es\/hora<\/td>\nControle de overlay em EUV e DUV<\/td>\n<\/tr>\n
HMI eScan 1100<\/td>\nInspe\u00e7\u00e3o e-beam<\/td>\nDefeitos de 1 nm em padr\u00f5es densos<\/td>\nMilh\u00f5es de pontos\/hora<\/td>\nDetec\u00e7\u00e3o de defeitos em n\u00f3s avan\u00e7ados<\/td>\n<\/tr>\n
Brion Tachyon<\/td>\nSoftware OPC\/SMO<\/td>\nSimula\u00e7\u00e3o full-chip com modelos 3D<\/td>\nProcessamento em cluster<\/td>\nOtimiza\u00e7\u00e3o de m\u00e1scara para EUV\/DUV<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n

\nO EXE:5200<\/strong>, com abertura num\u00e9rica de 0.55, \u00e9 a m\u00e1quina mais cara j\u00e1 constru\u00edda pelo ser humano: aproximadamente US$ 380 milh\u00f5es<\/strong> por unidade, tamanho de um vag\u00e3o de trem, mais de 150 mil componentes. A Intel foi a primeira a receb\u00ea-lo, com TSMC e Samsung na fila. J\u00e1 o NXE:3800E<\/strong> continua sendo o cavalo de batalha do EUV Low-NA, com sobrevida garantida at\u00e9 pelo menos 2029. No mundo DUV, o NXT:2100i<\/strong> responde por mais de 60% do volume de wafers processados globalmente em n\u00f3s abaixo de 16 nm, enquanto o NXT:870<\/strong> mant\u00e9m vivas as linhas de sensores, microcontroladores e chips de pot\u00eancia.\n<\/p>\n

4. ASML EUV tecnologia e o dom\u00ednio invis\u00edvel da metrologia<\/h3>\n

\nFalar de ASML EUV tecnologia<\/strong> sem mencionar metrologia \u00e9 como descrever um motor a combust\u00e3o ignorando o sistema de inje\u00e7\u00e3o eletr\u00f4nica. A metrologia de overlay \u2014 o alinhamento entre as dezenas de camadas de um chip \u2014 \u00e9 o principal fator limitante para o yield em n\u00f3s avan\u00e7ados. Um desalinhamento de 0,3 nm entre duas camadas de metal pode criar capacit\u00e2ncias parasitas que matam o desempenho do transistor ou, pior, gerar curtos-circuitos que inutilizam o die. O YieldStar 1380S<\/strong> resolve esse problema usando m\u00faltiplos comprimentos de onda de luz (de 400 nm a 700 nm) e algoritmos de machine learning que comparam a imagem real com um modelo de refer\u00eancia, enviando corre\u00e7\u00f5es para o scanner em tempo real \u2014 o chamado feedback loop de overlay<\/strong>.\n<\/p>\n

\nA inspe\u00e7\u00e3o por feixe de el\u00e9trons, por sua vez, \u00e9 a \u00fanica tecnologia capaz de encontrar defeitos em padr\u00f5es abaixo de 10 nm. O HMI eScan 1100<\/strong> varre o wafer com um feixe de el\u00e9trons acelerado a dezenas de kilovolts, gerando imagens de alt\u00edssima resolu\u00e7\u00e3o que revelam pontes de resist\u00eancia, vazios em vias e varia\u00e7\u00f5es de dimens\u00e3o cr\u00edtica. A m\u00e1quina processa milh\u00f5es de pontos por hora, priorizando \u00e1reas de alto risco com base em modelos preditivos \u2014 um casamento perfeito entre hardware de precis\u00e3o e software de IA. Sem esse sistema, a taxa de rejei\u00e7\u00e3o em wafers EUV poderia facilmente ultrapassar 30%, tornando a produ\u00e7\u00e3o economicamente invi\u00e1vel.\n<\/p>\n

\nO movimento da ZEISS<\/strong> ao instalar seu centro de P&D em Yongin (not\u00edcia [12]) refor\u00e7a essa interdepend\u00eancia. As ferramentas de corre\u00e7\u00e3o de empenamento de wafers e reparo de fotom\u00e1scaras que a empresa desenvolve s\u00e3o consum\u00edveis de alta precis\u00e3o que precisam ser calibrados contra os mesmos padr\u00f5es usados pelas f\u00e1bricas de mem\u00f3ria. Ao se posicionar ao lado dos clientes finais, a ZEISS reduz o tempo de feedback de semanas para dias, acelerando a curva de maturidade de novos processos \u2014 um fator cr\u00edtico quando a SK hynix est\u00e1 sendo “soterrada” por ofertas de dinheiro de clientes para expandir a produ\u00e7\u00e3o de HBM (not\u00edcia [5]).\n<\/p>\n

5. DUV: o burro de carga que sustenta a economia digital<\/h3>\n

\nEnquanto os EUA compram 80% dos chips avan\u00e7ados<\/strong> do mundo (not\u00edcia [3]), a imensa maioria dos semicondutores produzidos no planeta n\u00e3o s\u00e3o processadores de 2 nm nem GPUs de datacenter. S\u00e3o microcontroladores para airbags, sensores de temperatura para geladeiras inteligentes, PMICs para baterias, transceivers CAN para ve\u00edculos el\u00e9tricos. Esses dispositivos s\u00e3o fabricados em n\u00f3s que v\u00e3o de 28 nm a 180 nm, usando exclusivamente litografia DUV. A ASML domina esse mercado com os scanners NXT:2100i<\/strong> (imers\u00e3o) e NXT:870<\/strong> (seco), que juntos respondem por mais de 70% do faturamento de sistemas de litografia n\u00e3o-EUV da empresa.\n<\/p>\n

\nO NXT:2100i<\/strong> merece aten\u00e7\u00e3o especial. Ele utiliza um sistema de imers\u00e3o localizada \u2014 uma cortina de \u00e1gua ultrapura flui entre a \u00faltima lente e o wafer, mantendo um \u00edndice de refra\u00e7\u00e3o que efetivamente aumenta a abertura num\u00e9rica para 1,35. Com um est\u00e1gio de wafer que acelera a 12 g e estabiliza em milissegundos, a m\u00e1quina atinge 295 wafers por hora<\/strong> com overlay de 1,3 nm. Esse overlay \u00e9 crucial porque, em esquemas de multi-patterning, o mesmo wafer passa at\u00e9 quatro vezes pelo scanner, e qualquer desalinhamento entre as passagens gera padr\u00f5es irregulares. A precis\u00e3o de 1,3 nm significa que, em um wafer de 300 mm, o erro m\u00e1ximo de posicionamento \u00e9 equivalente ao di\u00e2metro de 10 \u00e1tomos de sil\u00edcio empilhados.\n<\/p>\n

\nJ\u00e1 o NXT:870<\/strong>, um scanner DUV seco, opera em n\u00f3s de 90 nm a 350 nm com aberturas num\u00e9ricas de at\u00e9 0,93. Ele n\u00e3o tem o glamour do EUV, mas \u00e9 a ferramenta que produz os chips que controlam os freios do seu carro, o implante m\u00e9dico da sua av\u00f3 e o sensor de vibra\u00e7\u00e3o da turbina e\u00f3lica no Nordeste brasileiro. A ASML mant\u00e9m uma base instalada de milhares dessas m\u00e1quinas globalmente, e o suporte a esse parque fabril \u2014 pe\u00e7as, upgrades, recalibra\u00e7\u00e3o \u2014 \u00e9 um neg\u00f3cio de bilh\u00f5es de d\u00f3lares por ano, com margens brutas que rivalizam com as do EUV.\n<\/p>\n

6. Litografia computacional: o c\u00e9rebro que decide o que imprimir<\/h3>\n

\nN<\/p>\n

\n

Planejando o pr\u00f3ximo ciclo de hardware da sua empresa?<\/p>\n

A JRT Technology Solutions acompanha a ind\u00fastria de semicondutores e ajuda sua empresa a investir na hora certa \u2014 servidores, workstations e infraestrutura.<\/p>\n


\n <\/svg>
\n Falar com especialista
\n <\/a>\n<\/div>\n","protected":false},"excerpt":{"rendered":"

Descubra como a tecnologia ASML EUV revoluciona a fabrica\u00e7\u00e3o de chips, abordando DUV, metrologia e o c\u00e9rebro por tr\u00e1s da inova\u00e7\u00e3o. Clique e saiba mais!<\/p>\n","protected":false},"author":1,"featured_media":1529,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"om_disable_all_campaigns":false,"_monsterinsights_skip_tracking":false,"iawp_total_views":3,"footnotes":""},"categories":[2489],"tags":[2523,2522,2492,2490,2521,2520],"class_list":["post-1530","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-asml","tag-cerebro-dos-chips","tag-duv-tecnologia","tag-fabricacao-de-semicondutores","tag-litografia-euv","tag-metrologia-de-chips","tag-tecnologia-asml-euv"],"aioseo_notices":[],"aioseo_head":"\n\t\t\n\t\n\t\n\t\n\t\n\t\n\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t