{"id":1673,"date":"2026-07-20T13:12:55","date_gmt":"2026-07-20T16:12:55","guid":{"rendered":"https:\/\/jrtx.com.br\/blog\/2026\/07\/20\/asml-euv-tecnologia-o-ecossistema-duv-metrologia-e-software\/"},"modified":"2026-07-20T13:12:55","modified_gmt":"2026-07-20T16:12:55","slug":"asml-euv-tecnologia-o-ecossistema-duv-metrologia-e-software","status":"publish","type":"post","link":"https:\/\/jrtx.com.br\/blog\/2026\/07\/20\/asml-euv-tecnologia-o-ecossistema-duv-metrologia-e-software\/","title":{"rendered":"ASML EUV tecnologia: o ecossistema DUV, metrologia e software"},"content":{"rendered":"

A ASML EUV tecnologia<\/strong> tornou-se sin\u00f4nimo de vanguarda na fabrica\u00e7\u00e3o de semicondutores, mas reduzir a empresa holandesa apenas \u00e0s suas m\u00e1quinas de litografia ultravioleta extrema \u00e9 ignorar um ecossistema brutalmente complexo que mant\u00e9m o mundo digital funcionando. Enquanto os holofotes do mercado se voltam para os equipamentos EUV de US$ 380 milh\u00f5es, a realidade das f\u00e1bricas em 2026 \u00e9 sustentada por um trip\u00e9 tecnol\u00f3gico que inclui litografia DUV de imers\u00e3o, metrologia de precis\u00e3o at\u00f4mica e software de litografia computacional. Cada um desses pilares representa d\u00e9cadas de desenvolvimento e uma cadeia de suprimentos que se estende por milhares de fornecedores globais.<\/p>\n

O leitor brasileiro que acompanha infraestrutura de TI, seguran\u00e7a da informa\u00e7\u00e3o e sistemas operacionais talvez se pergunte por que deveria se importar com litografia. A resposta est\u00e1 no custo e na disponibilidade de cada servidor, cada GPU e cada m\u00f3dulo de mem\u00f3ria HBM que equipa data centers como os que a AWS e o Google Cloud planejam instalar na Am\u00e9rica do Sul. A produ\u00e7\u00e3o desses componentes depende diretamente da capacidade instalada de m\u00e1quinas ASML \u2014 e, como veremos, n\u00e3o apenas das EUV. A escassez de equipamentos DUV avan\u00e7ados j\u00e1 afeta os pre\u00e7os de chips automotivos, sensores IoT e controladores industriais que alimentam a economia brasileira.<\/p>\n

Este artigo mergulha nas camadas menos vis\u00edveis do portf\u00f3lio da ASML: a fam\u00edlia NXT de scanners DUV de imers\u00e3o, os sistemas de metrologia YieldStar, as ferramentas de inspe\u00e7\u00e3o HMI e a plataforma de litografia computacional Brion. S\u00e3o tecnologias que operam nos bastidores, garantindo que cada wafer processado em n\u00f3s maduros ou avan\u00e7ados atinja os n\u00edveis de rendimento necess\u00e1rios para tornar a eletr\u00f4nica moderna economicamente vi\u00e1vel. Vamos detalhar especifica\u00e7\u00f5es t\u00e9cnicas, explicar o papel de cada etapa no fluxo de fabrica\u00e7\u00e3o e contextualizar o dom\u00ednio da ASML frente a concorrentes como Nikon e Canon.<\/p>\n

Em 2026, com a demanda por intelig\u00eancia artificial pressionando a capacidade das f\u00e1bricas de ponta, a ASML acaba de revisar sua proje\u00e7\u00e3o de receita para a faixa de \u20ac43 a \u20ac45 bilh\u00f5es<\/strong>, com planos de aumentar a capacidade de produ\u00e7\u00e3o de EUV em 30%. Paralelamente, a empresa enfrenta tens\u00f5es geopol\u00edticas renovadas: o governo americano questiona se equipamentos proibidos podem ter chegado \u00e0 China, enquanto o CEO Christophe Fouquet alerta que a Europa est\u00e1 “bastante atr\u00e1s” na corrida de IA. Tudo isso enquanto a Samsung anuncia seu roadmap para 1.4 nan\u00f4metros em 2029 e a SK hynix revela que sua capacidade de mem\u00f3ria \u00e9 “essencialmente zero” diante da demanda. \u00c9 nesse cen\u00e1rio que dissecamos o portf\u00f3lio completo da ASML.<\/p>\n

O cen\u00e1rio atual: DUV e ASML EUV tecnologia como pilares da era da IA<\/h3>\n

O segundo trimestre de 2026 enterrou qualquer d\u00favida sobre a dura\u00e7\u00e3o do ciclo de investimentos em semicondutores. A ASML reportou vendas l\u00edquidas de \u20ac9,3 bilh\u00f5es<\/strong> no per\u00edodo e elevou sua proje\u00e7\u00e3o anual para at\u00e9 \u20ac45 bilh\u00f5es, sustentada principalmente pela demanda de intelig\u00eancia artificial. TSMC, Samsung e Intel competem ferozmente para expandir a capacidade de n\u00f3s abaixo de 2 nan\u00f4metros, enquanto SK hynix e Micron n\u00e3o conseguem atender aos pedidos de mem\u00f3ria HBM \u2014 o tipo de DRAM empilhada que alimenta as GPUs de treinamento de modelos como GPT-5 e Claude 4. Cada um desses produtos depende, em alguma etapa, de scanners ASML. Mas o que surpreende os observadores \u00e9 que a receita de EUV n\u00e3o cresce sozinha: as vendas de sistemas DUV e de metrologia seguem o mesmo ritmo, porque todo chip de ponta carrega dezenas de camadas litografadas em DUV<\/strong> antes mesmo de ver a luz EUV.<\/p>\n

A estrutura de um chip l\u00f3gico de 2 nan\u00f4metros pode exigir entre 60 e 80 etapas de litografia, das quais apenas 12 a 18 usam EUV. O restante \u2014 camadas de distribui\u00e7\u00e3o de energia, interconex\u00f5es intermedi\u00e1rias, estruturas de teste e isolamentos \u2014 recorre a scanners DUV de imers\u00e3o, especialmente o modelo NXT:2100i<\/strong>. A demanda por essas m\u00e1quinas pressiona o backlog da ASML de maneira an\u00e1loga \u00e0 dos sistemas EUV, com prazos de entrega que podem superar 12 meses. \u00c9 um lembrete de que a revolu\u00e7\u00e3o da IA n\u00e3o \u00e9 sustentada por uma \u00fanica tecnologia, mas por um ecossistema completo de equipamentos que precisam operar com sincronia quase perfeita.<\/p>\n

Enquanto isso, as tens\u00f5es geopol\u00edticas voltaram ao notici\u00e1rio. O secret\u00e1rio de Com\u00e9rcio americano, Howard Lutnick, pressionou a diretoria da ASML com alega\u00e7\u00f5es de que m\u00e1quinas proibidas podem ter chegado \u00e0 China, acusa\u00e7\u00e3o que a empresa nega veementemente. A China, por sua vez, permanece bloqueada de adquirir EUV desde sempre e, desde 2023-2024, teve o acesso a scanners DUV de imers\u00e3o avan\u00e7ados restrito. A SMIC, principal fabricante chinesa, est\u00e1 for\u00e7ada a usar m\u00faltiplos padr\u00f5es em DUV seco para tentar emular n\u00f3s de 7 nan\u00f4metros \u2014 um processo ineficiente e caro. Esse bloqueio mant\u00e9m o dom\u00ednio tecnol\u00f3gico ocidental, mas tamb\u00e9m mant\u00e9m a China como cliente relevante de equipamentos DUV maduros, criando um equil\u00edbrio inst\u00e1vel entre seguran\u00e7a nacional e interesses comerciais.<\/p>\n

Tecnologia DUV de imers\u00e3o: o complemento indispens\u00e1vel \u00e0 ASML EUV tecnologia<\/h3>\n

Antes de existir EUV, a ind\u00fastria de semicondutores era empurrada para seus limites pela litografia DUV (deep ultraviolet), que usa luz de 193 nan\u00f4metros<\/strong> de comprimento de onda \u2014 muito maior que os 13,5 nm do EUV. Para imprimir estruturas muito menores que o comprimento de onda da luz, a ASML desenvolveu a t\u00e9cnica de imers\u00e3o<\/strong>: uma fina camada de \u00e1gua ultrapura \u00e9 inserida entre a lente e o wafer, aumentando o \u00edndice de refra\u00e7\u00e3o e permitindo que a abertura num\u00e9rica efetiva alcance valores imposs\u00edveis no ar seco. O resultado \u00e9 uma resolu\u00e7\u00e3o equivalente \u00e0 de uma lente de abertura num\u00e9rica de 1.35, suficiente para imprimir features da ordem de 38 a 40 nan\u00f4metros com excelente profundidade de foco.<\/p>\n

O atual burro de carga da ind\u00fastria \u00e9 o scanner NXT:2100i<\/strong>, que combina imers\u00e3o com overlay (alinhamento entre camadas) abaixo de 1,5 nan\u00f4metros e produtividade superior a 280 wafers por hora. Cada wafer de 300 mm processado nessa m\u00e1quina pode receber m\u00faltiplos padr\u00f5es \u2014 t\u00e9cnica conhecida como multi-patterning<\/strong> \u2014 para atingir resolu\u00e7\u00f5es finais equivalentes a 20 nm, 14 nm e at\u00e9 mesmo 7 nm quando combinada com litografia EUV em um fluxo h\u00edbrido. As f\u00e1bricas de semicondutores automotivos, que ainda operam massivamente nos n\u00f3s de 28 nm a 90 nm, dependem quase que exclusivamente de scanners DUV, tanto de imers\u00e3o quanto secos, para produzir microcontroladores, sensores e chips de pot\u00eancia.<\/p>\n

A tabela a seguir resume o portf\u00f3lio litogr\u00e1fico da ASML em 2026, abrangendo desde os sistemas EUV de \u00faltima gera\u00e7\u00e3o at\u00e9 os scanners DUV que processam n\u00f3s maduros. A complementaridade entre as plataformas \u00e9 o que garante \u00e0 ASML uma margem bruta superior a 52%<\/strong> e um poder de precifica\u00e7\u00e3o que nenhum concorrente consegue igualar.<\/p>\n\n\n\n\n\n\n\n\n
Sistema<\/th>\nTecnologia<\/th>\nN\u00f3 alvo<\/th>\nAplica\u00e7\u00e3o principal<\/th>\n<\/tr>\n<\/thead>\n
EXE:5000 \/ EXE:5200<\/td>\nHigh-NA EUV (0.55 NA)<\/td>\nSub-2 nm<\/td>\nL\u00f3gica de ponta (Intel 14A, TSMC A14, Samsung 1.4nm)<\/td>\n<\/tr>\n
NXE:3800E<\/td>\nLow-NA EUV (0.33 NA)<\/td>\n7 nm a 2 nm<\/td>\nProdu\u00e7\u00e3o em massa de l\u00f3gica e DRAM HBM<\/td>\n<\/tr>\n
NXT:2100i<\/td>\nDUV imers\u00e3o (193 nm, 1.35 NA)<\/td>\n28 nm a 7 nm (multi\u2011patterning)<\/td>\nCamadas cr\u00edticas DUV, automotivo, IoT, mem\u00f3ria NAND<\/td>\n<\/tr>\n
NXT:2050i \/ NXT:2000i<\/td>\nDUV seco e imers\u00e3o<\/td>\nN\u00f3s maduros (40 nm a 130 nm)<\/td>\nFundi\u00e7\u00e3o legada, controle de pot\u00eancia, sensores<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n

Embora os sistemas EUV monopolizem as manchetes, os scanners DUV permanecem o volume da ind\u00fastria. Aproximadamente 55% das receitas de equipamentos litogr\u00e1ficos da ASML<\/strong> v\u00eam de sistemas DUV, que atendem a uma base instalada global que n\u00e3o para de crescer. F\u00e1bricas de semicondutores automotivos, IoT e controle industrial operam milhares dessas m\u00e1quinas 24 horas por dia, sete dias por semana, com ciclos de deprecia\u00e7\u00e3o que podem ultrapassar uma d\u00e9cada. A cada nova gera\u00e7\u00e3o de scanners DUV, a ASML melhora m\u00e9tricas como overlay, throughput e estabilidade t\u00e9rmica, permitindo que f\u00e1bricas legadas renovem seus parques de m\u00e1quinas sem migrar imediatamente para EUV.<\/p>\n

Metrologia YieldStar e inspe\u00e7\u00e3o HMI: a garantia de qualidade que sustenta a ASML EUV tecnologia<\/h3>\n

N\u00e3o basta expor o wafer \u00e0 luz; \u00e9 preciso medir com precis\u00e3o at\u00f4mica se cada camada foi impressa exatamente sobre a anterior. Overlay<\/strong> \u2014 o desalinhamento entre camadas sucessivas \u2014 \u00e9 a m\u00e9trica que separa um wafer funcional de um lote de sil\u00edcio in\u00fatil. Nos n\u00f3s de 2 nan\u00f4metros, a toler\u00e2ncia de overlay chega a 1,1 nan\u00f4metro<\/strong>, o equivalente a tr\u00eas \u00e1tomos de sil\u00edcio enfileirados. \u00c9 aqui que entra a fam\u00edlia YieldStar<\/strong> de sistemas de metrologia \u00f3ptica da ASML, que utiliza m\u00faltiplos comprimentos de onda e modelagem computacional para medir o overlay com sensibilidade que beira o limite qu\u00e2ntico.<\/p>\n

O YieldStar mais recente \u00e9 o YieldStar 400<\/strong>, que opera integrado diretamente ao scanner por meio de um loop de feedback conhecido como holistic lithography<\/strong>. Durante a produ\u00e7\u00e3o, o sistema l\u00ea marcas de alinhamento microsc\u00f3picas impressas nas bordas do wafer e nas ruas entre os chips (kerf), calcula corre\u00e7\u00f5es em tempo real e as envia para o scanner antes que a pr\u00f3xima camada seja processada. Esse ciclo fecha a lacuna entre projeto e fabrica\u00e7\u00e3o, reduzindo a variabilidade a n\u00edveis que viabilizam o empilhamento 3D de transistores \u2014 como os CFETs (complementary field-effect transistors)<\/strong> previstos para a era p\u00f3s-2028.<\/p>\n

Paralelamente, a subsidi\u00e1ria HMI (Hermes Microvision)<\/strong> fornece sistemas de inspe\u00e7\u00e3o por feixe de el\u00e9trons que vasculham wafers em busca de defeitos nanom\u00e9tricos. Uma \u00fanica part\u00edcula de poeira de 30 nan\u00f4metros pode matar um transistor inteiro, e encontr\u00e1-la em meio a bilh\u00f5es de estruturas exige sensibilidade extrema. A tecnologia eBeam multifeixe<\/strong> da HMI divide um feixe de el\u00e9trons em m\u00faltiplos sub-feixes, acelerando a inspe\u00e7\u00e3o a velocidades compat\u00edveis com a produ\u00e7\u00e3o em volume. Em 2026, esses sistemas atingem throughput seis vezes superior ao da gera\u00e7\u00e3o anterior, essencial para acompanhar a cad\u00eancia dos scanners EUV High-NA.<\/p>\n

O papel da metrologia vai al\u00e9m do controle de qualidade: ela \u00e9 a ponte entre o mundo virtual da litografia computacional e o mundo f\u00edsico dos wafers. Sem informa\u00e7\u00e3o precisa de overlay, os modelos de otimiza\u00e7\u00e3o de m\u00e1scaras (OPC, inverse lithography) seriam exerc\u00edcios de matem\u00e1tica sem aplica\u00e7\u00e3o real. \u00c9 por isso que a ASML insiste em vender solu\u00e7\u00f5es integradas, onde scanner, medidor e software formam um sistema fechado. Para o cliente, isso significa lock-in tecnol\u00f3gico; para o mercado, significa que a supremacia da ASML EUV tecnologia<\/strong> se estende muito al\u00e9m da fonte de luz de 13,5 nan\u00f4metros.<\/p>\n

Litografia computacional (Brion): o c\u00e9rebro por tr\u00e1s da ASML EUV tecnologia<\/h3>\n

Se os scanners s\u00e3o os m\u00fasculos e os metrologistas os sentidos, a litografia computacional<\/strong> \u00e9 o c\u00e9rebro que comanda tudo. A ASML adquiriu a Brion Technologies<\/strong> em 2015 para internalizar o know-how de modelagem \u00f3ptica e, desde ent\u00e3o, expandiu a plataforma para um conjunto de ferramentas de software que executam desde corre\u00e7\u00f5es \u00f3pticas de proximidade (OPC) at\u00e9 a gera\u00e7\u00e3o de m\u00e1scaras por litografia inversa (ILT). O princ\u00edpio fundamental \u00e9 que o padr\u00e3o desenhado no arquivo GDS nunca \u00e9 transferido diretamente para o wafer: a difra\u00e7\u00e3o da luz distorce as formas, e \u00e9 preciso pr\u00e9-distorcer a m\u00e1scara para que o resultado final no wafer corresponda ao projeto do circuito.<\/p>\n

Em um chip de 2 nan\u00f4metros, uma \u00fanica camada pode exigir que centenas de milh\u00f5es de pequenos pol\u00edgonos<\/strong> sejam pr\u00e9-calculados e otimizados, tarefa que consome semanas de processamento em clusters com dezenas de milhares de n\u00facleos. O software ASML Tachyon<\/strong> \u00e9 o motor por tr\u00e1s dessa otimiza\u00e7\u00e3o, utilizando algoritmos que misturam f\u00edsica \u00f3ptica rigorosa com aprendizado de m\u00e1quina. A vers\u00e3o mais recente, Tachyon NX<\/strong>, introduz suporte nativo para ilumina\u00e7\u00e3o curvil\u00ednea e m\u00e1scaras de alta transmit\u00e2ncia, duas inova\u00e7\u00f5es que ser\u00e3o essenciais para a litografia High-NA EUV a partir de 2027.<\/p>\n

O loop completo funciona assim:<\/p>\n

    \n
  1. Design rule check (DRC)<\/strong> \u2014 o layout do chip \u00e9 verificado contra as regras de fabrica\u00e7\u00e3o da foundry.<\/li>\n
  2. Optical proximity correction (OPC)<\/strong> \u2014 o software calcula corre\u00e7\u00f5es nas bordas de cada pol\u00edgono para compensar a difra\u00e7\u00e3o.<\/li>\n
  3. Source-mask optimization (SMO)<\/strong> \u2014 o padr\u00e3o de ilumina\u00e7\u00e3o do scanner e o design da m\u00e1scara s\u00e3o co-otimizados em conjunto.<\/li>\n
  4. Inverse lithography technology (ILT)<\/strong> \u2014 para camadas cr\u00edticas, o algoritmo resolve o problema inverso: determina a m\u00e1scara ideal para um dado padr\u00e3o alvo.<\/li>\n
  5. Verifica\u00e7\u00e3o e an\u00e1lise de hotspot<\/strong> \u2014 o layout final \u00e9 simulado em condi\u00e7\u00f5es de processo realistas para detectar falhas pontuais.<\/li>\n
  6. Feedback metrol\u00f3gico<\/strong> \u2014 dados do YieldStar alimentam o modelo com informa\u00e7\u00f5es reais de overlay e CD, fechando o ciclo.<\/li>\n<\/ol>\n

    O que torna a litografia computacional da ASML estrat\u00e9gica \u00e9 a sua integra\u00e7\u00e3o vertical. A Nikon e a Canon vendem scanners DUV, mas n\u00e3o t\u00eam um ecossistema de software propriet\u00e1rio com acesso privilegiado \u00e0s caracter\u00edsticas internas dos scanners ASML. Da mesma forma, empresas como Synopsys, Cadence e Siemens EDA<\/strong> fornecem ferramentas de design, mas dependem dos modelos \u00f3pticos e dos kernels de corre\u00e7\u00e3o que a ASML licencia. \u00c9 outro \u00e2ngulo do monop\u00f3lio: mesmo quando um concorrente consegue fabricar um scanner, ele n\u00e3o consegue replicar a pilha de software que o torna produtivo em ambiente de f\u00e1brica.<\/p>\n

    O fluxo de fabrica\u00e7\u00e3o: como DUV, metrologia e software se encaixam<\/h3>\n

    Para entender a interdepend\u00eancia dessas tecnologias, vale seguir um wafer ao longo de uma linha de produ\u00e7\u00e3o de 2 nan\u00f4metros. O processo come\u00e7a com um wafer de sil\u00edcio virgem de 300 mm, que passar\u00e1 por mais de 1.200 etapas<\/strong> ao longo de tr\u00eas meses at\u00e9 se transformar em chips funcionais. As etapas litogr\u00e1ficas ocupam uma fra\u00e7\u00e3o do tempo total, mas s\u00e3o as que determinam o valor econ\u00f4mico do wafer: se qualquer uma falhar, todo o lote \u00e9 descartado.<\/p>\n

    O fluxo t\u00edpico de uma camada cr\u00edtica inclui:<\/p>\n