{"id":2064,"date":"2026-08-06T13:04:43","date_gmt":"2026-08-06T16:04:43","guid":{"rendered":"https:\/\/jrtx.com.br\/blog\/2026\/08\/06\/asml-duv-litografia-euv-como-a-holandesa-controla-o-futuro-d\/"},"modified":"2026-08-06T13:04:43","modified_gmt":"2026-08-06T16:04:43","slug":"asml-duv-litografia-euv-como-a-holandesa-controla-o-futuro-d","status":"publish","type":"post","link":"https:\/\/jrtx.com.br\/blog\/2026\/08\/06\/asml-duv-litografia-euv-como-a-holandesa-controla-o-futuro-d\/","title":{"rendered":"ASML DUV litografia EUV: como a holandesa controla o futuro dos chips"},"content":{"rendered":"

O ciclo de intelig\u00eancia artificial generativa empurrou a ind\u00fastria de semicondutores para uma nova fronteira de demanda. Em 2026, data centers continuam sendo erguidos em velocidade recorde, GPUs para treinamento de modelos consomem wafers inteiros de sil\u00edcio, e mem\u00f3rias de alta largura de banda como HBM3e<\/strong> e HBM4<\/strong> disputam capacidade de produ\u00e7\u00e3o nas fundi\u00e7\u00f5es mais avan\u00e7adas do planeta. Nesse cen\u00e1rio de aquecimento estrutural, uma \u00fanica empresa holandesa permanece como o gargalo tecnol\u00f3gico incontorn\u00e1vel: a ASML<\/strong>. Com monop\u00f3lio absoluto em litografia ultravioleta extrema (EUV<\/strong>) e posi\u00e7\u00e3o dominante em imers\u00e3o ultravioleta profunda (DUV<\/strong>), a companhia define o ritmo da miniaturiza\u00e7\u00e3o de transistores e, por extens\u00e3o, o futuro da computa\u00e7\u00e3o. Entender o bin\u00f4mio ASML DUV litografia EUV<\/strong> deixou de ser curiosidade de engenharia: \u00e9 pr\u00e9-requisito para qualquer profissional de infraestrutura, seguran\u00e7a da informa\u00e7\u00e3o ou arquitetura de sistemas que precise antecipar ciclos de hardware.<\/p>\n

Nas \u00faltimas semanas, notici\u00e1rios do setor trouxeram movimentos relevantes. A ASML sofreu uma corre\u00e7\u00e3o de 18% em julho<\/strong>, pressionada por ventos contr\u00e1rios no mercado de IA e por relatos de que a China estaria acelerando seu programa dom\u00e9stico de litografia, com prot\u00f3tipos DUV para o n\u00f3 de 28 nm<\/strong> e planos de produ\u00e7\u00e3o de cinco m\u00e1quinas por ano \u2014 contra as 130 unidades anuais<\/strong> da holandesa entre sistemas DUV e EUV. Quase simultaneamente, a \u00cdndia anunciou aproxima\u00e7\u00e3o estrat\u00e9gica com a ASML via Tata Electronics<\/strong>, mirando entrada na cadeia global de suprimentos de equipamentos. Esses eventos reacendem o debate sobre controle de tecnologia cr\u00edtica, resili\u00eancia de supply chain e os limites do multi-patterning DUV frente ao EUV de \u00faltima gera\u00e7\u00e3o.<\/p>\n

Este artigo mergulha na arquitetura f\u00edsica e operacional das m\u00e1quinas da ASML \u2014 dos lasers de TRUMPF<\/strong> aos espelhos at\u00f4micos da Zeiss SMT<\/strong> \u2014, detalha a diferen\u00e7a entre Low-NA<\/strong> e High-NA EUV<\/strong>, explica por que o DUV de imers\u00e3o segue sendo o burro de carga da ind\u00fastria e analisa o tabuleiro geopol\u00edtico que envolve Estados Unidos, China, Europa e agora a \u00cdndia. Ao final, o leitor ter\u00e1 um panorama t\u00e9cnico e estrat\u00e9gico para entender como as decis\u00f5es de uma empresa sediada em Veldhoven \u2014 cidade holandesa de 45 mil habitantes<\/strong> \u2014 impactam desde a disponibilidade de servidores em datacenters brasileiros at\u00e9 o pre\u00e7o de smartphones e ve\u00edculos el\u00e9tricos.<\/p>\n

Na JRT Technology Solutions<\/strong>, acompanhamos o roadmap da ind\u00fastria de semicondutores para orientar clientes corporativos em decis\u00f5es de compra e ciclos de atualiza\u00e7\u00e3o de hardware. Compreender o gargalo da litografia significa prever janelas de escassez, saltos de desempenho e momentos \u00f3timos para investimento em infraestrutura.<\/p>\n

O monop\u00f3lio silencioso: ASML e a litografia que move o mundo<\/h3>\n

A ASML Holding<\/strong> (AEX\/NASDAQ: ASML) n\u00e3o \u00e9 um nome familiar para o p\u00fablico geral, mas \u00e9 a empresa de tecnologia mais valiosa da Europa e o elo mais cr\u00edtico da cadeia global de semicondutores. Fundada em 1984<\/strong> como uma joint venture entre Philips e ASM International, a companhia holandesa passou d\u00e9cadas desenvolvendo sistemas de litografia at\u00e9 alcan\u00e7ar, em meados dos anos 2010, um feito que nem Nikon nem Canon conseguiram replicar: a produ\u00e7\u00e3o comercial de chips usando luz ultravioleta extrema de 13,5 nan\u00f4metros<\/strong>. Hoje, nenhum processador abaixo de 7 nm<\/strong> \u00e9 fabricado sem m\u00e1quinas da ASML. A empresa det\u00e9m 100% do mercado de EUV<\/strong> e cerca de 85% do mercado de DUV de imers\u00e3o<\/strong>, com margem bruta na casa dos 52%<\/strong> \u2014 n\u00famero que reflete um pricing power sem paralelo na ind\u00fastria de equipamentos.<\/p>\n

O portf\u00f3lio da ASML cobre tr\u00eas grandes dom\u00ednios: litografia propriamente dita \u2014 com sistemas EUV<\/strong>, DUV de imers\u00e3o<\/strong> (s\u00e9rie NXT) e DUV seco<\/strong> (s\u00e9rie XT, para n\u00f3s maduros) \u2014, metrologia \u2014 com as plataformas YieldStar<\/strong> (medi\u00e7\u00e3o de overlay) e HMI<\/strong> (inspe\u00e7\u00e3o por feixe de el\u00e9trons) \u2014, e litografia computacional, via software Brion<\/strong>, que otimiza m\u00e1scaras fotorresistentes usando modelos preditivos e machine learning. Essa integra\u00e7\u00e3o vertical entre hardware de precis\u00e3o at\u00f4mica e software de corre\u00e7\u00e3o em tempo real \u00e9 um dos pilares do fosso competitivo da empresa: n\u00e3o basta fabricar uma m\u00e1quina que projeta padr\u00f5es; \u00e9 preciso um ecossistema completo que compense distor\u00e7\u00f5es t\u00e9rmicas, vibra\u00e7\u00f5es e varia\u00e7\u00f5es de overlay que ocorrem em escala subnanom\u00e9trica.<\/p>\n

Os clientes da ASML s\u00e3o um clube seleto. Na l\u00f3gica avan\u00e7ada, TSMC<\/strong>, Samsung<\/strong> e Intel<\/strong> disputam cada lote de sistemas EUV para seus n\u00f3s de ponta \u2014 de 3 nm<\/strong> a 2 nm<\/strong> e, futuramente, sub-2 nm<\/strong>. Na mem\u00f3ria, SK hynix<\/strong> e Micron<\/strong> dependem dos mesmos equipamentos para fabricar DRAM e, cada vez mais, as cobi\u00e7adas mem\u00f3rias HBM<\/strong> que alimentam aceleradores de IA como as linhas NVIDIA H200<\/strong> e AMD MI350<\/strong>. Um dado pouco comentado: a produ\u00e7\u00e3o de HBM4 exige m\u00faltiplas camadas de litografia EUV, o que significa que a demanda por IA n\u00e3o s\u00f3 puxa GPUs, mas tamb\u00e9m aquece a disputa por m\u00e1quinas ASML no segmento de mem\u00f3ria.<\/p>\n

A import\u00e2ncia financeira da ASML como indicador antecedente \u00e9 enorme. Os bookings trimestrais<\/strong> da companhia \u2014 a carteira de pedidos firmes \u2014 funcionam como term\u00f4metro do ciclo de investimento (capex<\/strong>) em semicondutores. Quando TSMC, Samsung ou Intel aceleram encomendas de sistemas EUV e DUV, \u00e9 sinal de confian\u00e7a em demanda futura. Quando adiam, como ocorreu parcialmente no ciclo de corre\u00e7\u00e3o de 2023-2024, o mercado inteiro sente. Em julho de 2026, a queda de 18% nas a\u00e7\u00f5es da ASML refletiu n\u00e3o apenas ru\u00eddos sobre avan\u00e7os chineses, mas tamb\u00e9m um rebalanceamento mais amplo nas expectativas de retorno sobre os investimentos em IA \u2014 um debate que est\u00e1 longe de se encerrar.<\/p>\n

ASML DUV litografia EUV: a f\u00edsica por tr\u00e1s das m\u00e1quinas imposs\u00edveis<\/h3>\n

Para compreender o salto que separa DUV de EUV, \u00e9 preciso mergulhar na f\u00edsica da litografia. Desde os anos 1990, a ind\u00fastria utilizou luz ultravioleta profunda com comprimento de onda de 193 nm<\/strong>. Para contornar o limite de difra\u00e7\u00e3o e imprimir estruturas cada vez menores, t\u00e9cnicas como imers\u00e3o em \u00e1gua<\/strong> (que aumenta o \u00edndice de refra\u00e7\u00e3o e, portanto, a abertura num\u00e9rica efetiva) e multi-patterning<\/strong> \u2014 litografia dupla, tripla ou qu\u00e1drupla \u2014 foram progressivamente adotadas. O DUV de imers\u00e3o da ASML, epitomado pela plataforma NXT:2100i<\/strong>, continua sendo o cavalo de batalha da ind\u00fastria para n\u00f3s de 28 nm a 7 nm<\/strong> e para camadas n\u00e3o cr\u00edticas em processos mais avan\u00e7ados. \u00c9 uma tecnologia madura, com throughput alt\u00edssimo e custo operacional relativamente previs\u00edvel. Mas o limite te\u00f3rico est\u00e1 dado: a partir de determinado pitch de transistores, empilhar m\u00faltiplas exposi\u00e7\u00f5es DUV torna-se proibitivamente caro e impreciso \u2014 o overlay acumulado come viola as janelas de processo.<\/p>\n

O EUV resolve esse problema mudando o comprimento de onda para 13,5 nm<\/strong> \u2014 uma redu\u00e7\u00e3o de fator 14x<\/strong> em rela\u00e7\u00e3o ao DUV. O desafio \u00e9 que luz nesse comprimento de onda \u00e9 absorvida por praticamente tudo, incluindo o ar e as lentes de vidro tradicionais. A solu\u00e7\u00e3o da ASML \u00e9 um feito de engenharia multidisciplinar: dentro de uma c\u00e2mara de v\u00e1cuo, gotas de estanho<\/strong> com 30 m\u00edcrons de di\u00e2metro<\/strong> s\u00e3o disparadas a uma cad\u00eancia de 50 mil gotas por segundo<\/strong>. Cada gota \u00e9 atingida duas vezes por um laser de CO\u2082<\/strong> de alta pot\u00eancia fornecido pela TRUMPF<\/strong>: o primeiro pulso achatata a gota em formato de panqueca, o segundo a vaporiza instantaneamente, gerando um plasma a temperaturas de centenas de milhares de graus que emite luz EUV. Esse processo ocorre 50 mil vezes por segundo<\/strong> dentro de uma c\u00e2mara que precisa manter condi\u00e7\u00f5es est\u00e1veis dia e noite, por anos.<\/p>\n

A luz emitida \u00e9 ent\u00e3o coletada e guiada por uma sucess\u00e3o de espelhos fabricados pela Zeiss SMT<\/strong>, parceira exclusiva da ASML. Esses espelhos s\u00e3o os objetos mais precisos j\u00e1 fabricados pela humanidade: se fossem ampliados ao tamanho da Alemanha, a maior rugosidade de superf\u00edcie equivaleria a 0,1 mil\u00edmetro<\/strong>. Para operar, os espelhos precisam ser mantidos em posi\u00e7\u00f5es com toler\u00e2ncia de pic\u00f4metros<\/strong> \u2014 mil\u00e9simos de bilion\u00e9simos de metro \u2014, compensando ativamente vibra\u00e7\u00f5es s\u00edsmicas, expans\u00e3o t\u00e9rmica e at\u00e9 a press\u00e3o da radia\u00e7\u00e3o EUV sobre as superf\u00edcies refletoras. Toda a \u00f3ptica opera em v\u00e1cuo, com sistemas de limpeza que removem res\u00edduos de estanho sem danificar os revestimentos multicamadas que comp\u00f5em cada espelho.<\/p>\n

A tabela a seguir resume as principais plataformas de litografia da ASML e suas posi\u00e7\u00f5es no mercado:<\/p>\n\n\n\n\n\n\n\n\n\n
Sistema<\/th>\nTecnologia<\/th>\nN\u00f3s \/ Clientes<\/th>\n<\/tr>\n<\/thead>\n
NXT:2100i<\/td>\nDUV imers\u00e3o 193 nm, NA 1.35<\/td>\n28nm a 7nm (camadas cr\u00edticas e n\u00e3o cr\u00edticas). TSMC, SMIC, UMC, GlobalFoundries<\/td>\n<\/tr>\n
NXE:3800E (Low-NA EUV)<\/td>\nEUV 13,5 nm, NA 0.33<\/td>\n7nm a 2nm (produ\u00e7\u00e3o em massa). TSMC N3, N2; Samsung 3GAP; Intel 4\/3\/20A<\/td>\n<\/tr>\n
EXE:5000 (High-NA EUV)<\/td>\nEUV 13,5 nm, NA 0.55<\/td>\nSub-2nm (P&D e ramp inicial). Intel 18A\/14A; TSMC A14; Samsung SF1.4<\/td>\n<\/tr>\n
EXE:5200 (High-NA EUV)<\/td>\nEUV 13,5 nm, NA 0.55, throughput otimizado<\/td>\nProdu\u00e7\u00e3o em volume sub-2nm (previsto para 2027-2028)<\/td>\n<\/tr>\n
Hyper-NA EUV (pesquisa)<\/td>\nEUV, NA ~0.75 (em desenvolvimento)<\/td>\nN\u00f3s p\u00f3s-1nm (horizonte 2030+)<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n

Um detalhe que escapa a an\u00e1lises superficiais: o High-NA EUV<\/strong> n\u00e3o \u00e9 simplesmente uma atualiza\u00e7\u00e3o do Low-NA. A mudan\u00e7a de abertura num\u00e9rica de 0.33 para 0.55<\/strong> implica redesenhar toda a cadeia \u00f3ptica, incluindo o tamanho da m\u00e1scara e o \u00e2ngulo de incid\u00eancia. Isso significa que chips fabricados com High-NA exigem novos fluxos de design (design-technology co-optimization<\/strong>) e, em muitos casos, s\u00e3o decompostos em chiplets<\/strong> justamente porque o campo de exposi\u00e7\u00e3o do High-NA \u00e9 menor. \u00c9 uma transforma\u00e7\u00e3o arquitetural que afeta desde ferramentas de EDA at\u00e9 estrat\u00e9gias de packaging avan\u00e7ado.<\/p>\n

ASML DUV litografia EUV: o ecossistema de fornecedores e os 250 engenheiros por m\u00e1quina<\/h3>\n

Nenhuma m\u00e1quina ASML \u00e9 fabricada por uma \u00fanica empresa. O ecossistema de suprimentos da holandesa re\u00fane cerca de 5 mil fornecedores<\/strong> globais, mas um pequeno n\u00facleo concentra as tecnologias verdadeiramente insubstitu\u00edveis. A alem\u00e3 Zeiss SMT<\/strong>, sediada em Oberkochen, det\u00e9m o monop\u00f3lio da \u00f3ptica EUV: seus espelhos multicamadas de molibd\u00eanio-sil\u00edcio<\/strong> s\u00e3o depositados com controle de espessura at\u00f4mica e polidos por feixes de \u00edons em c\u00e2maras de v\u00e1cuo que operam por semanas cont\u00ednuas para produzir uma \u00fanica superf\u00edcie. A TRUMPF<\/strong>, tamb\u00e9m alem\u00e3, fornece os lasers de CO\u2082 de alta pot\u00eancia \u2014 sistemas que disparam pulsos de 30 kW<\/strong> com precis\u00e3o temporal de nanossegundos. A holandesa VDL ETG<\/strong> fabrica os waver-stages eletromagn\u00e9ticos que movimentam o wafer com acelera\u00e7\u00f5es de m\u00faltiplos G e precis\u00e3o nanom\u00e9trica, flutuando sobre trilhos magn\u00e9ticos sem contato f\u00edsico.<\/p>\n

Montar uma \u00fanica m\u00e1quina EUV leva meses<\/strong>. O equipamento chega ao cliente em m\u00f3dulos transportados por avi\u00f5es cargueiros Boeing 747 ou Antonov \u2014 um sistema High-NA ocupa o volume de um vag\u00e3o de trem e pesa mais de 150 toneladas<\/strong>. A instala\u00e7\u00e3o mobiliza cerca de 250 engenheiros<\/strong> da ASML trabalhando durante semanas em salas limpas com controle de vibra\u00e7\u00e3o s\u00edsmica, temperatura est\u00e1vel em mil\u00e9simos de grau e umidade rigidamente controlada. Uma vez operacional, a m\u00e1quina funciona 24 horas por dia, 7 dias por semana<\/strong>, com manuten\u00e7\u00e3o preventiva programada em intervalos que n\u00e3o podem exceder poucos dias por trimestre \u2014 cada hora de downtime de uma linha EUV custa milh\u00f5es de d\u00f3lares em produ\u00e7\u00e3o perdida.<\/p>\n

A complexidade log\u00edstica e a concentra\u00e7\u00e3o de fornecedores cr\u00edticos explicam por que \u00e9 virtualmente imposs\u00edvel para qualquer pa\u00eds ou empresa replicar o ecossistema ASML em menos de duas d\u00e9cadas \u2014 mesmo com or\u00e7amento ilimitado. A China investiu centenas de bilh\u00f5es de d\u00f3lares em seu programa dom\u00e9stico de litografia e, segundo o Tom’s Hardware<\/strong>, seus fabricantes de equipamentos j\u00e1 superaram a KLA<\/strong> em vendas de ferramentas de etch e deposi\u00e7\u00e3o, mas a litografia permanece em est\u00e1gio embrion\u00e1rio: a capacidade atual seria de cinco m\u00e1quinas DUV por ano<\/strong>, contra as mais de 130 da ASML entre DUV e EUV. O salto para EUV est\u00e1 ainda mais distante \u2014 os relat\u00f3rios indicam um prot\u00f3tipo de EUV chin\u00eas que ainda n\u00e3o produziu um \u00fanico chip funcional.<\/p>\n

Esse fosso n\u00e3o \u00e9 apenas tecnol\u00f3gico, \u00e9 tamb\u00e9m humano. A ASML emprega engenheiros especializados em f\u00edsica de plasma, \u00f3ptica de raios-X moles, ci\u00eancia de materiais para v\u00e1cuo extremo e metrologia de precis\u00e3o que simplesmente n\u00e3o existem em n\u00famero suficiente fora de uns poucos centros de pesquisa europeus, americanos e japoneses. Formar essa base de conhecimento leva gera\u00e7\u00f5es. Por isso, quando analistas discutem o avan\u00e7o chin\u00eas em litografia, a m\u00e9trica relevante n\u00e3o \u00e9 apenas a m\u00e1quina em si, mas o ecossistema completo de fornecimento, instala\u00e7\u00e3o, manuten\u00e7\u00e3o e otimiza\u00e7\u00e3o de processo \u2014 \u00e1rea em que a ASML opera h\u00e1 mais de 40 anos<\/strong>.<\/p>\n

Geopol\u00edtica do ASML DUV litografia EUV: san\u00e7\u00f5es, China e o novo tabuleiro indiano<\/h3>\n

A litografia sempre foi uma arena geopol\u00edtica, mas nos \u00faltimos tr\u00eas anos o cerco se fechou de forma dram\u00e1tica. A ASML jamais p\u00f4de vender sistemas EUV<\/strong> para a China \u2014 restri\u00e7\u00e3o imposta originalmente pelo governo holand\u00eas, mas fortemente influenciada pelos Estados Unidos e pelo acordo multilateral conhecido como Acordo de Wassenaar<\/strong>. Desde 2023-2024<\/strong>, contudo, as restri\u00e7\u00f5es foram ampliadas para incluir tamb\u00e9m sistemas DUV de imers\u00e3o avan\u00e7ados<\/strong>, como o NXT:2100i, limitando a chinesa SMIC<\/strong> a tecnologias de multi-patterning DUV para tentar alcan\u00e7ar n\u00f3s pr\u00f3ximos a 7 nm<\/strong> \u2014 uma aproxima\u00e7\u00e3o vi\u00e1vel, mas com custo, yield e complexidade muito superiores aos do EUV. O chip HiSilicon Kirin 9000S<\/strong>, produzido pela SMIC e usado em smartphones Huawei, \u00e9 um exemplo dessa estrat\u00e9gia de contorno: fabricado com DUV multi-patterning, alcan\u00e7a densidade compar\u00e1vel a um n\u00f3 de 7 nm, mas com yield estimado significativamente inferior ao obtido pela TSMC com EUV.<\/p>\n

O notici\u00e1rio recente trouxe dois vetores que embaralham ainda mais o tabuleiro. De um lado, a China teria iniciado produ\u00e7\u00e3o dom\u00e9stica de sistemas DUV para 28 nm<\/strong>, com planos ambiciosos mas resultados ainda modestos \u2014 as an\u00e1lises do Korea JoongAng Daily<\/strong> e do Vision Times<\/strong> convergem em apontar que o salto para EUV dom\u00e9stico permanece “wafer-thin”, ou seja, extremamente improv\u00e1vel no horizonte desta d\u00e9cada. De outro, a \u00cdndia<\/strong> emergiu como novo ator: a Tata Electronics<\/strong> firmou parceria estrat\u00e9gica com a ASML para integrar a cadeia de suprimentos global de equipamentos de semicondutores, apostando na fabrica\u00e7\u00e3o de componentes e subsistemas para as m\u00e1quinas da holandesa. \u00c9 uma estrat\u00e9gia radicalmente diferente da chinesa: em vez de tentar reinventar a roda litogr\u00e1fica, a \u00cdndia busca se tornar um elo indispens\u00e1vel do ecossistema existente, capitalizando sobre sua base de engenharia e custos competitivos.<\/p>\n

Para Taiwan, epicentro da fabrica\u00e7\u00e3o global de chips, o avan\u00e7o chin\u00eas em DUV levanta alarmes. A TSMC<\/strong> concentra mais de 90% da produ\u00e7\u00e3o de chips abaixo de 7 nm<\/strong> e, com as novas f\u00e1bricas em Phoenix (Arizona) e Kumamoto (Jap\u00e3o), busca diversifica\u00e7\u00e3o geogr\u00e1fica \u2014 movimento que depende diretamente da capacidade da ASML de entregar sistemas EUV e DUV nos prazos acordados. A l\u00f3gica \u00e9 circular: mais f\u00e1bricas demandam mais m\u00e1quinas; mais m\u00e1quinas exigem mais fornecedores, metrologia e software; tudo converge para a ASML e seus parceiros.<\/p>\n

O leitor brasileiro deve observar esse tabuleiro com aten\u00e7\u00e3o. Cada restri\u00e7\u00e3o adicional sobre a China, cada gargalo na entrega de EUV, cada disrup\u00e7\u00e3o em fornecedores como Zeiss ou TRUMPF se traduz, semanas ou meses depois, em pre\u00e7os de servidores, equipamentos de rede e dispositivos de seguran\u00e7a que chegam ao mercado nacional. Em um ambiente corporativo onde ciclos de atualiza\u00e7\u00e3o de hardware precisam ser planejados com 18 a 24 meses de anteced\u00eancia<\/strong>, ignorar a geopol\u00edtica da litografia \u00e9 arriscar or\u00e7amentos e cronogramas.<\/p>\n

DUV: o burro de carga da ind\u00fastria e seu papel no ecossistema de ASML DUV litografia EUV<\/h3>\n

Apesar do brilho do EUV, o DUV de imers\u00e3o<\/strong> permanece como a tecnologia mais relevante em volume de wafers processados globalmente. Estima-se que mais de 70% das camadas litogr\u00e1ficas<\/strong> mesmo em chips de ponta sejam executadas em sistemas DUV, que lidam com estruturas menos cr\u00edticas onde a resolu\u00e7\u00e3o extrema do EUV n\u00e3o se justifica economicamente. A plataforma NXT:2100i<\/strong> da ASML oferece throughput superior a 300 wafers por hora<\/strong>, com overlay na casa de 1,5 nm<\/strong> e disponibilidade operacional acima de 95%<\/strong> \u2014 n\u00fameros que a tornam a ferramenta ideal para camadas de interconex\u00e3o, vias e estruturas de suporte em processos que v\u00e3o de 28 nm a 5 nm<\/strong>.<\/p>\n

Para a China, o DUV \u00e9 ainda mais estrat\u00e9gico, pois representa a fronteira do que \u00e9 acess\u00edvel sob o regime de san\u00e7\u00f5es. A SMIC tem investido pesadamente em litografia computacional e em t\u00e9cnicas agressivas de multi-patterning \u2014 incluindo LELE (litho-etch-litho-etch)<\/strong> e SADP (self-aligned double patterning)<\/strong> \u2014 para esticar as capacidades do DUV al\u00e9m de seus limites nominais. O custo, contudo, \u00e9 proibitivo: cada etapa adicional de patterning multiplica o n\u00famero de m\u00e1scaras, os ciclos de deposi\u00e7\u00e3o e corros\u00e3o, e as oportunidades de defeitos. Para n\u00f3s abaixo de 5 nm<\/strong>, o multi-patterning DUV torna-se economicamente invi\u00e1vel \u2014 da\u00ed a obsess\u00e3o chinesa em desenvolver EUV pr\u00f3prio, por mais distante que esse objetivo esteja.<\/p>\n

Um aspecto frequentemente negligenciado \u00e9 o papel da metrologia e do software no ecossistema DUV. O YieldStar<\/strong> da ASML realiza medi\u00e7\u00f5es de overlay em tempo real, alimentando modelos de corre\u00e7\u00e3o que compensam distor\u00e7\u00f5es t\u00e9rmicas e mec\u00e2nicas lote a lote. O Brion<\/strong>, por sua vez, aplica t\u00e9cnicas de litografia computacional \u2014 incluindo OPC (optical proximity correction)<\/strong> avan\u00e7ada e ILT (inverse lithography technology)<\/strong> \u2014 para otimizar padr\u00f5es de m\u00e1scara de forma que a imagem projetada no wafer corresponda exatamente ao design desejado, mesmo nos limites da f\u00edsica \u00f3ptica. Sem essas ferramentas, o DUV de imers\u00e3o estaria restrito a n\u00f3s muito menos agressivos, e o multi-patterning seria incontrol\u00e1vel.<\/p>\n

Na JRT Technology Solutions<\/strong>, monitoramos os ciclos de disponibilidade de equipamentos DUV porque eles impactam diretamente a oferta de chips maduros \u2014 aqueles que equipam roteadores, firewalls, switches e sistemas embarcados presentes em datacenters e infraestruturas cr\u00edticas. Um estrangulamento na produ\u00e7\u00e3o de DUV, como o ocorrido parcialmente durante a expans\u00e3o das san\u00e7\u00f5es em 2023, pode gerar lead times estendidos para hardware de rede e seguran\u00e7a, afetando cronogramas de implanta\u00e7\u00e3o de projetos corporativos no Brasil.<\/p>\n

A f\u00edsica do EUV High-NA: como a ASML est\u00e1 redesenhando a fabrica\u00e7\u00e3o de chips sub-2nm<\/h3>\n

A transi\u00e7\u00e3o para High-NA EUV<\/strong> representa uma mudan\u00e7a de paradigma compar\u00e1vel \u00e0 introdu\u00e7\u00e3o do pr\u00f3prio EUV. A primeira m\u00e1quina da s\u00e9rie EXE:5000<\/strong> foi entregue \u00e0 Intel em 2024<\/strong>, marcando o in\u00edcio da era sub-2nm, e desde ent\u00e3o TSMC e Samsung entraram na fila de pedidos. Com pre\u00e7o unit\u00e1rio estimado em US$ 380 milh\u00f5es<\/strong> \u2014 mais que o dobro de um sistema Low-NA \u2014, cada EXE \u00e9 um investimento de capital que s\u00f3 se justifica para a produ\u00e7\u00e3o dos processadores mais avan\u00e7ados do planeta: CPUs de datacenter, GPUs de IA de pr\u00f3xima gera\u00e7\u00e3o e futuros SoCs m\u00f3veis que exigir\u00e3o densidades de transistor al\u00e9m do que a \u00f3ptica de 0.33 NA<\/strong> consegue resolver.<\/p>\n

O princ\u00edpio f\u00edsico que governa a litografia \u00e9 dado pela equa\u00e7\u00e3o de Rayleigh: a resolu\u00e7\u00e3o m\u00ednima (R<\/strong>) \u00e9 proporcional ao comprimento de onda (\u03bb<\/strong>) dividido pela abertura num\u00e9rica (NA<\/strong>). Com \u03bb fixo em 13,5 nm, aumentar NA de 0.33 para 0.55 reduz a resolu\u00e7\u00e3o alcan\u00e7\u00e1vel de cerca de 13 nm para 8 nm<\/strong> (considerando fatores de processo k\u2081 agressivos). Isso permite imprimir pitches de metal de 16-18 nm<\/strong> em exposi\u00e7\u00e3o \u00fanica, eliminando a necessidade de multi-patterning EUV para essas camadas. O ganho n\u00e3o \u00e9 apenas de resolu\u00e7\u00e3o: menos etapas de patterning significam menos m\u00e1scaras, menos ciclos de litografia, menos defeitos e, no longo prazo, menor custo por wafer \u2014 uma vez que a tecnologia atinja maturidade de yield.<\/p>\n

O pre\u00e7o a pagar \u00e9 uma complexidade monumental. O aumento de NA exige que os espelhos sejam maiores e com curvaturas mais extremas, o que empurra os limites da \u00f3ptica Zeiss. O \u00e2ngulo de incid\u00eancia da luz sobre a m\u00e1scara muda, reduzindo o campo de exposi\u00e7\u00e3o (field size<\/strong>) pela metade. Isso for\u00e7a os designers de chip a adotar estrat\u00e9gias de particionamento \u2014 os famosos chiplets<\/strong> \u2014 ou a usar duas exposi\u00e7\u00f5es de campo para cobrir um die grande, com costura (stitching<\/strong>) de precis\u00e3o subnanom\u00e9trica entre as metades. A litografia computacional, via Brion, torna-se ainda mais cr\u00edtica: cada layout precisa ser analisado para determinar se pode ser exposto em campo \u00fanico ou requer stitching, com impacto direto em desempenho e yield.<\/p>\n

Os tr\u00eas gigantes da l\u00f3gica est\u00e3o em est\u00e1gios diferentes nessa corrida. A Intel<\/strong>, mais agressiva, posicionou o High-NA como pilar de seus n\u00f3s Intel 18A<\/strong> e 14A<\/strong>, mirando retomada da lideran\u00e7a tecnol\u00f3gica. A TSMC<\/strong>, historicamente mais conservadora em ado\u00e7\u00e3o de novas ferramentas, planeja usar High-NA de forma seletiva em seu n\u00f3 A14<\/strong> (equivalente a 1.4 nm), combinando-o com Low-NA EUV para camadas menos cr\u00edticas. A Samsung<\/strong>, focada em recuperar participa\u00e7\u00e3o no mercado de fundi\u00e7\u00e3o, trabalha em seu n\u00f3 SF1.4<\/strong> com High-NA, apostando em transistores gate<\/p>\n

\n

Planejando o pr\u00f3ximo ciclo de hardware da sua empresa?<\/p>\n

A JRT Technology Solutions acompanha a ind\u00fastria de semicondutores e ajuda sua empresa a investir na hora certa \u2014 servidores, workstations e infraestrutura.<\/p>\n


\n <\/svg>
\n Falar com especialista
\n <\/a>\n<\/div>\n","protected":false},"excerpt":{"rendered":"

Descubra como a ASML DUV EUV est\u00e1 moldando o futuro da fabrica\u00e7\u00e3o de chips e dominando a tecnologia de litografia. Clique e saiba mais!<\/p>\n","protected":false},"author":1,"featured_media":2063,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"om_disable_all_campaigns":false,"_monsterinsights_skip_tracking":false,"iawp_total_views":1,"footnotes":""},"categories":[2489],"tags":[3214,2486,3017,2490,3053,2485],"class_list":["post-2064","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-asml","tag-asml-duv","tag-fabricacao-de-chips","tag-impressao-de-circuitos","tag-litografia-euv","tag-maquinas-de-litografia","tag-tecnologia-de-semicondutores"],"aioseo_notices":[],"aioseo_head":"\n\t\t\n\t\n\t\n\t\n\t\n\t\n\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t