{"id":2205,"date":"2026-08-12T11:12:02","date_gmt":"2026-08-12T14:12:02","guid":{"rendered":"https:\/\/jrtx.com.br\/blog\/2026\/08\/12\/tsmc-apple-processo-de-fabricacao-n2-a16-e-roadmap-ate-14nm\/"},"modified":"2026-08-12T11:12:02","modified_gmt":"2026-08-12T14:12:02","slug":"tsmc-apple-processo-de-fabricacao-n2-a16-e-roadmap-ate-14nm","status":"publish","type":"post","link":"https:\/\/jrtx.com.br\/blog\/2026\/08\/12\/tsmc-apple-processo-de-fabricacao-n2-a16-e-roadmap-ate-14nm\/","title":{"rendered":"TSMC Apple processo de fabrica\u00e7\u00e3o: N2, A16 e roadmap at\u00e9 1.4nm"},"content":{"rendered":"

O TSMC Apple processo de fabrica\u00e7\u00e3o<\/strong> entrou em uma nova fase de transforma\u00e7\u00e3o acelerada em 2026. Enquanto a ind\u00fastria global de semicondutores digere a demanda insaci\u00e1vel por acelera\u00e7\u00e3o de intelig\u00eancia artificial, a Apple permanece como cliente-\u00e2ncora da Taiwan Semiconductor Manufacturing Company (TSMC) para os n\u00f3s mais avan\u00e7ados do planeta. A parceria, que j\u00e1 entregou saltos geracionais com as fam\u00edlias A e M, agora enfrenta um cen\u00e1rio de press\u00e3o dupla: de um lado, a corrida pela litografia sub-2nm com estruturas Gate-All-Around e alimenta\u00e7\u00e3o traseira; de outro, gargalos de empacotamento avan\u00e7ado e fornecimento de DRAM que testam a resili\u00eancia da cadeia de suprimentos global. Profissionais de TI, arquitetos de datacenter e entusiastas que acompanham cada ciclo do iPhone precisam entender o que est\u00e1 por tr\u00e1s das manchetes para planejar investimentos e compreender os limites da Lei de Moore na pr\u00e1tica.<\/p>\n

O ecossistema da TSMC responde por aproximadamente 90% dos chips de ponta fabricados no mundo. Hoje, a empresa vale mais do que a soma de boa parte das concorrentes, com capex anual que pode chegar a US$ 64 bilh\u00f5es em 2026<\/strong>, conforme os \u00faltimos balan\u00e7os. A Apple, por sua vez, compra a maioria esmagadora das l\u00e2minas de sil\u00edcio de \u00faltima gera\u00e7\u00e3o \u2014 um relacionamento t\u00e3o profundo que a TSMC aloca linhas inteiras de produ\u00e7\u00e3o com meses de anteced\u00eancia exclusivamente para os designs de Cupertino. As not\u00edcias recentes, incluindo a pol\u00eamica do estoque de US$ 1 bilh\u00e3o em chips A20 Pro<\/strong> parado por falta de DRAM, mostram como at\u00e9 mesmo essa dupla afinada enfrenta solavancos na era da IA generativa e do HPC (High\u2011Performance Computing).<\/p>\n

Este artigo disseca o roadmap de n\u00f3s da TSMC \u2014 do N3 ao N2, passando pelo A16 (1.6nm)<\/strong> e chegando ao A14 (1.4nm)<\/strong> \u2014 com uma an\u00e1lise t\u00e9cnica voltada para quem lida com infraestrutura e seguran\u00e7a da informa\u00e7\u00e3o. Explicamos o que significa cada salto de processo, quais produtos Apple devem estrear cada n\u00f3 (iPhone 17, 18 e al\u00e9m), como a Samsung Foundry e a Intel Foundry tentam encurtar a dist\u00e2ncia e por que o abastecimento de mem\u00f3ria se tornou o novo ponto de estrangulamento. Tudo isso com uma tabela comparativa robusta e o olhar pr\u00e1tico de quem est\u00e1 no Brasil, onde cada d\u00f3lar de wafer impacta o pre\u00e7o final de dispositivos e servidores.<\/p>\n

Ao final, voc\u00ea ter\u00e1 um entendimento claro sobre o TSMC Apple processo de fabrica\u00e7\u00e3o<\/strong> no horizonte 2026\u20132028 e poder\u00e1 tomar decis\u00f5es mais embasadas. E, como sempre, a JRT Technology Solutions<\/strong> acompanha cada movimenta\u00e7\u00e3o da ind\u00fastria para orientar clientes corporativos em ciclos de atualiza\u00e7\u00e3o de hardware.<\/p>\n

O boato do US$ 1 bilh\u00e3o em chips A20 Pro parados: fato ou ru\u00eddo?<\/h3>\n

Nas \u00faltimas semanas, um rumor movimentou a imprensa especializada: a TSMC estaria retendo cerca de US$ 1 bilh\u00e3o em processadores Apple A20 Pro<\/strong>, fabricados no n\u00f3 N2, porque n\u00e3o haveria DRAM suficiente para completar o empacotamento avan\u00e7ado. A hist\u00f3ria sugeria que a Apple enfrentava uma “enxaqueca log\u00edstica de propor\u00e7\u00f5es \u00e9picas” e que at\u00e9 mesmo um adiamento do iPhone 18<\/strong> poderia estar no horizonte. Para uma dupla conhecida por sincronia operacional milim\u00e9trica, isso seria um terremoto.<\/p>\n

O analista Ming\u2011Chi Kuo<\/strong>, contudo, veio a p\u00fablico refutar o alarmismo. Segundo ele, a Apple planeja a produ\u00e7\u00e3o de seus chips de 2nm com pelo menos tr\u00eas meses de anteced\u00eancia \u2014 e a TSMC trabalha com janelas de aloca\u00e7\u00e3o de capacidade ainda mais longas. O planejamento conjunto robusto entre as duas empresas estaria sendo subestimado. A leitura de Kuo \u00e9 que a opera\u00e7\u00e3o est\u00e1 longe do caos: o estoque de wafers N2 provavelmente est\u00e1 dentro do ciclo normal de die bank<\/em> (armazenamento tempor\u00e1rio de chips parcialmente processados) enquanto se aguarda a montagem final. N\u00e3o h\u00e1 “iPhone 18 amea\u00e7ado”, ao menos n\u00e3o por esse motivo espec\u00edfico.<\/p>\n

Outro especialista taiwan\u00eas, citado pela imprensa, foi al\u00e9m: se realmente houvesse ac\u00famulo de chips Apple, a TSMC poderia simplesmente redirecionar as linhas de produ\u00e7\u00e3o para clientes de IA<\/strong>, como NVIDIA e AMD, que disputam ferozmente cada wafer CoWoS e cada l\u00e2mina de ponta. A flexibilidade fabril da TSMC, ainda que limitada pela complexidade dos processos, permite esse tipo de manobra \u2014 especialmente quando a receita de HPC j\u00e1 supera 50% do faturamento. Ou seja, o problema n\u00e3o \u00e9 a TSMC “sentar” em cima de chips, mas a competi\u00e7\u00e3o feroz pela capacidade de fabrica\u00e7\u00e3o.<\/p>\n

A verdade, como costuma acontecer, est\u00e1 no meio\u2011termo. A escassez de DRAM \u00e9 real<\/strong> e afeta toda a ind\u00fastria, n\u00e3o apenas a Apple. Os m\u00f3dulos DDR5 de \u00faltima gera\u00e7\u00e3o dependem de uma cadeia complexa de PMICs, RCDs e SPD Hubs \u2014 componentes que tamb\u00e9m ficam nos n\u00f3s maduros ou de especialidade, justamente onde a capacidade global est\u00e1 apertada. Mas a Apple, com seu poder de compra e contratos de exclusividade, est\u00e1 muito melhor posicionada que a concorr\u00eancia para atravessar o gargalo. Na JRT Technology Solutions acompanhamos o roadmap da ind\u00fastria para orientar clientes sobre o momento certo de upgrade, e vemos que a volatilidade de fornecimento deve persistir por pelo menos mais dois trimestres.<\/p>\n

TSMC Apple processo de fabrica\u00e7\u00e3o: a evolu\u00e7\u00e3o do N3 ao N2<\/h3>\n

Para entender o que est\u00e1 em jogo, \u00e9 preciso recuar um pouco. A Apple foi a primeira cliente da TSMC a colocar o N3 (3nm, FinFET)<\/strong> em produ\u00e7\u00e3o de volume, a partir de 2022, com os chips A17 Pro<\/strong> (iPhone 15 Pro) e, depois, a fam\u00edlia M3<\/strong> nos MacBooks. As variantes N3E e N3P<\/strong> refinaram rendimento e densidade, sustentando o iPhone 16 e a s\u00e9rie M4. O N3 ainda usa a arquitetura FinFET, na qual a porta do transistor envolve tr\u00eas lados do canal \u2014 uma abordagem que serviu bem \u00e0 ind\u00fastria por uma d\u00e9cada, mas que come\u00e7a a esbarrar em correntes de fuga quando as dimens\u00f5es encolhem abaixo de 3 nan\u00f4metros.<\/p>\n

O N2 (2nm)<\/strong>, cuja produ\u00e7\u00e3o em massa come\u00e7ou no segundo semestre de 2025, representa a ruptura: \u00e9 o primeiro n\u00f3 da TSMC com estrutura Gate\u2011All\u2011Around (GAA) \/ nanosheet<\/strong>. Aqui, o canal do transistor \u00e9 completamente envolvido pela porta \u2014 literalmente “tudo ao redor” \u2014 o que permite um controle eletrost\u00e1tico muito superior. Na pr\u00e1tica, isso significa 10 a 15% a mais de performance na mesma pot\u00eancia<\/strong> ou 25 a 30% de redu\u00e7\u00e3o de consumo<\/strong> para o mesmo n\u00edvel de desempenho, al\u00e9m de um salto de densidade que acomoda mais transistores por mil\u00edmetro quadrado. Traduzindo: um iPhone 18 com A20 Pro (N2) poder\u00e1 executar modelos de IA on\u2011device com lat\u00eancia drasticamente menor e sem sacrificar a bateria.<\/p>\n

Mas o N2 tamb\u00e9m \u00e9 o primeiro n\u00f3 da TSMC a ser oferecido com uma inova\u00e7\u00e3o adicional, ainda que opcional para alguns clientes: a alimenta\u00e7\u00e3o traseira (backside power delivery)<\/strong>. Nos transistores convencionais, tanto os sinais quanto a alimenta\u00e7\u00e3o chegam pela parte frontal do wafer, competindo por espa\u00e7o e criando interfer\u00eancias. A alimenta\u00e7\u00e3o traseira transfere as trilhas de for\u00e7a para a parte de baixo do sil\u00edcio, liberando a parte frontal exclusivamente para os dados. O resultado? Menos ru\u00eddo, maior efici\u00eancia energ\u00e9tica e mais densidade l\u00f3gica. Essa tecnologia ser\u00e1 plenamente implementada no n\u00f3 seguinte, o A16, mas pode aparecer em vers\u00f5es customizadas do N2 para clientes selecionados \u2014 e a Apple certamente est\u00e1 nessa lista.<\/p>\n

TSMC Apple processo de fabrica\u00e7\u00e3o: o salto para A16 e A14<\/h3>\n

Se o N2 \u00e9 a era GAA\/nanosheet, o A16 (1.6nm)<\/strong>, previsto para 2026, \u00e9 a combina\u00e7\u00e3o de nanosheet com Super Power Rail<\/strong> (a implementa\u00e7\u00e3o da TSMC para alimenta\u00e7\u00e3o traseira em larga escala). Essa arquitetura, tamb\u00e9m conhecida como backside contact<\/strong>, elimina um dos maiores gargalos da litografia sub\u20113nm: o IR drop, ou queda de tens\u00e3o resistiva, que compromete a estabilidade de frequ\u00eancia em chips densos. Ao trazer as trilhas de energia por baixo, o A16 consegue sustentar clocks mais altos em todos os n\u00facleos simultaneamente \u2014 algo crucial para GPUs integradas e, no futuro, para aceleradores neurais dedicados.<\/p>\n

O roadmap p\u00fablico da TSMC projeta ganhos incrementais de 15 a 20% em efici\u00eancia energ\u00e9tica<\/strong> adicionais em rela\u00e7\u00e3o ao N2, com densidade ultrapassando 300 milh\u00f5es de transistores por mm\u00b2<\/strong>. Para se ter uma ideia, o A17 Pro no N3 entrega aproximadamente 200 milh\u00f5es de transistores na mesma \u00e1rea. Isso significa que um hipot\u00e9tico A21 Pro no A16<\/strong> poder\u00e1 carregar muito mais SRAM, mecanismos de seguran\u00e7a em hardware (enclaves isolados, criptografia p\u00f3s\u2011qu\u00e2ntica) e motores de IA sem estourar o or\u00e7amento t\u00e9rmico de um smartphone.<\/p>\n

Olhando ainda mais adiante, a TSMC j\u00e1 garantiu o terreno para duas f\u00e1bricas do n\u00f3 A14 (1.4nm)<\/strong> em Taiwan, com pilotos previstos para o segundo semestre de 2027. As negocia\u00e7\u00f5es fundi\u00e1rias foram complexas \u2014 propriet\u00e1rios locais mudaram de postura ao perceber o custo de oportunidade de ficar fora do projeto. O A14 deve refinar a arquitetura de nanosheet e backside power, possivelmente introduzindo novas t\u00e9cnicas de empilhamento 3D diretamente no transistor. Enquanto isso, em parceria com a Universidade Nacional Yang Ming Chiao Tung<\/strong>, a TSMC demonstrou um avan\u00e7o significativo: o dep\u00f3sito de alum\u00ednio epitaxial em canais de dissulfeto de molibd\u00eanio (MoS\u2082) monocamada<\/strong>, criando uma interface de baixo espalhamento para transistores sub\u20111nm. \u00c9 pesquisa de base, mas aponta que o caminho al\u00e9m do A14 j\u00e1 est\u00e1 sendo pavimentado.<\/p>\n

Abaixo, uma tabela comparativa dos principais n\u00f3s do TSMC Apple processo de fabrica\u00e7\u00e3o<\/strong> no horizonte relevante para o leitor brasileiro:<\/p>\n\n\n\n\n\n\n\n\n\n\n
N\u00f3 TSMC<\/th>\nTecnologia<\/th>\nStatus \/ Clientes principais<\/th>\nGanho vs. gera\u00e7\u00e3o anterior<\/th>\n<\/tr>\n<\/thead>\n
N5 \/ N4<\/td>\nFinFET avan\u00e7ado<\/td>\nProdu\u00e7\u00e3o madura (A15, A16, M2, GPUs RDNA 3)<\/td>\nLinha de base moderna; ~170M Tr\/mm\u00b2<\/td>\n<\/tr>\n
N3 \/ N3E \/ N3P<\/td>\nFinFET 3nm (gera\u00e7\u00e3o final)<\/td>\nVolume desde 2022 (A17 Pro, M3, M4, GPUs Ada\/Navi)<\/td>\n+10\u201115% perf ou \u201125\u201130% consumo vs. N5<\/td>\n<\/tr>\n
N2<\/td>\nGAA \/ nanosheet (1\u00aa gera\u00e7\u00e3o)<\/td>\nProdu\u00e7\u00e3o em massa H2 2025 (A20 Pro, M5 esperados)<\/td>\n+10\u201115% perf ou \u201125\u201130% consumo vs. N3; ~30% maior densidade<\/td>\n<\/tr>\n
A16 (1.6nm)<\/td>\nNanosheet + Super Power Rail (BSPD)<\/td>\nPrevis\u00e3o 2026 (A21 Pro, M6 poss\u00edveis)<\/td>\n+15\u201120% efici\u00eancia vs. N2; >300M Tr\/mm\u00b2<\/td>\n<\/tr>\n
A14 (1.4nm)<\/td>\nNanosheet 2\u00aa gera\u00e7\u00e3o + BSPD refinado<\/td>\nPiloto H2 2027; fabricas em Taichung<\/td>\nEstimado 10\u201115% perf adicionais, densidade em evolu\u00e7\u00e3o<\/td>\n<\/tr>\n
Sub\u20111nm (P&D)<\/td>\nTransistores 2D com MoS\u2082 e epi-Al<\/td>\nPesquisa com NYCU; sem data comercial<\/td>\nPotencial disruptivo al\u00e9m do sil\u00edcio<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n

Empacotamento avan\u00e7ado: o verdadeiro protagonista da era da IA<\/h3>\n

O TSMC Apple processo de fabrica\u00e7\u00e3o<\/strong> n\u00e3o se limita \u00e0 litografia. Nos \u00faltimos anos, o empacotamento avan\u00e7ado virou pe\u00e7a central \u2014 e \u00e9 ali que reside parte do gargalo que alimenta rumores como o do estoque de A20 Pro. As tecnologias da fam\u00edlia 3DFabric<\/strong> da TSMC incluem CoWoS (Chip\u2011on\u2011Wafer\u2011on\u2011Substrate)<\/strong>, usada em aceleradores de IA como os da NVIDIA (H100, B200); o SoIC<\/strong>, empilhamento 3D de dies (o 3D V\u2011Cache da AMD \u00e9 o exemplo mais citado); e o InFO<\/strong>, foco da Apple para integrar l\u00f3gica e mem\u00f3ria em pacotes finos.<\/p>\n

O InFO (Integrated Fan\u2011Out) foi decisivo para que a Apple pudesse empilhar o processador e a DRAM dentro do mesmo pacote sem sacrificar a espessura do iPhone. Nas \u00faltimas gera\u00e7\u00f5es, a empresa combinou InFO\u2011PoP (Package\u2011on\u2011Package) com os chips da s\u00e9rie A. Agora, com o N2 e a transi\u00e7\u00e3o para LPDDR5X \/ LPDDR6<\/strong> em configura\u00e7\u00f5es cada vez mais largas (128 bits ou mais), a complexidade de empacotamento disparou. O rumor do US$ 1 bilh\u00e3o em chips parados pode ser interpretado como um reflexo da dificuldade de alinhar a produ\u00e7\u00e3o do SoC na TSMC com a entrega dos m\u00f3dulos de DRAM de fornecedores como Samsung e SK Hynix \u2014 especialmente quando a Apple exige valida\u00e7\u00e3o conjunta rigorosa.<\/p>\n

Vale destacar que a TSMC est\u00e1 acelerando a expans\u00e3o de CoWoS, mas a demanda de IA \u00e9 t\u00e3o voraz que a oferta ainda n\u00e3o atende plenamente ao mercado. Isso pressiona indiretamente o InFO, pois algumas linhas de P&D e engenheiros de processo s\u00e3o compartilhados. A not\u00edcia de que a TSMC garantiu terreno para uma f\u00e1brica de empacotamento em n\u00edvel de painel (PLP)<\/strong> junto com as plantas de 1.4nm mostra que a empresa est\u00e1 pensando a pr\u00f3xima d\u00e9cada de integra\u00e7\u00e3o heterogeneous \u2014 e a Apple ser\u00e1 uma das grandes beneficiadas.<\/p>\n

TSMC Apple processo de fabrica\u00e7\u00e3o versus Samsung e Intel Foundry<\/h3>\n

O cen\u00e1rio competitivo em 2026 \u00e9 intenso, mas assim\u00e9trico. A Samsung Foundry<\/strong> tamb\u00e9m trabalha com GAA (chamado internamente de MBCFET) desde seu n\u00f3 de 3nm, por\u00e9m os rendimentos (yields)<\/strong> t\u00eam ficado aqu\u00e9m do esperado, especialmente para clientes externos de grande volume. Grandes encomendas de GPUs e processadores mobile continuam sendo predominantemente direcionadas \u00e0 TSMC. A Samsung tem a vantagem de ser um ecossistema verticalmente integrado (fabrica seus pr\u00f3prios Exynos e tamb\u00e9m DRAM), o que lhe confere agilidade no casamento l\u00f3gica\u2011mem\u00f3ria, mas perde no quesito confiabilidade de processo \u2014 fator cr\u00edtico para Apple e NVIDIA.<\/p>\n

A Intel Foundry<\/strong>, rebatizada de Intel Foundry Services, avan\u00e7a com seus n\u00f3s 18A (1.8nm)<\/strong> e 14A<\/strong>, prometendo GAA (RibbonFET) e alimenta\u00e7\u00e3o traseira (PowerVia) em um calend\u00e1rio agressivo. A Intel conta com subs\u00eddios generosos do CHIPS Act e tem a meta ambiciosa de reconquistar a lideran\u00e7a de processo at\u00e9 2027. Contudo, seu hist\u00f3rico de atrasos e a complexidade de abrir as f\u00e1bricas para clientes externos (concorrentes, em muitos casos) tornam o sucesso uma inc\u00f3gnita. At\u00e9 o momento, a TSMC continua atraindo at\u00e9 mesmo parte dos chips da Intel \u2014 uma ironia que revela a vantagem competitiva do pure\u2011play taiwan\u00eas.<\/p>\n

A SMIC<\/strong>, por sua vez, est\u00e1 limitada a equipamentos DUV devido \u00e0s restri\u00e7\u00f5es de exporta\u00e7\u00e3o dos EUA, o que a impede de produzir abaixo do equivalente a 7nm de forma economicamente vi\u00e1vel em larga escala. Para o TSMC Apple processo de fabrica\u00e7\u00e3o<\/strong>, a SMIC n\u00e3o \u00e9 concorrente direta \u2014 mas a tens\u00e3o geopol\u00edtica entre China e Taiwan aumenta o risco sist\u00eamico, refor\u00e7ando a necessidade de diversifica\u00e7\u00e3o geogr\u00e1fica da produ\u00e7\u00e3o, como as f\u00e1bricas no Arizona.<\/p>\n\n\n\n\n\n\n\n\n
Foundry<\/th>\nN\u00f3 de ponta atual<\/th>\nTecnologia<\/th>\nClientes de peso<\/th>\nDesafios<\/th>\n<\/tr>\n<\/thead>\n
TSMC<\/td>\nN2 (GAA) \/ A16 em 2026<\/td>\nNanosheet + Super Power Rail<\/td>\nApple, NVIDIA, AMD, Qualcomm, Intel<\/td>\nCustos crescentes, concentra\u00e7\u00e3o geopol\u00edtica<\/td>\n<\/tr>\n
Samsung Foundry<\/td>\n3nm GAA (MBCFET) \/ 2nm em dev<\/td>\nGAA pr\u00f3prio<\/td>\nExynos, Qualcomm (parcial), Google Tensor<\/td>\nYields, credibilidade para terceiros<\/td>\n<\/tr>\n
Intel Foundry<\/td>\n18A (1.8nm) previsto<\/td>\nRibbonFET + PowerVia<\/td>\nIntel pr\u00f3pria, poss\u00edveis externos<\/td>\nHist\u00f3rico de atrasos, transi\u00e7\u00e3o para foundry aberta<\/td>\n<\/tr>\n
SMIC<\/td>\n7nm\u2011equivalente (DUV)<\/td>\nFinFET DUV multipatterning<\/td>\nHuawei (limitado)<\/td>\nSan\u00e7\u00f5es EUA, sem EUV, escala limitada<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n

DRAM como novo gargalo: o elo que faltava no planejamento da Apple<\/h3>\n

A escassez de DRAM que ronda o ecossistema do TSMC Apple processo de fabrica\u00e7\u00e3o<\/strong> n\u00e3o \u00e9 um fen\u00f4meno trivial. A transi\u00e7\u00e3o para DDR5 e LPDDR5X<\/strong> trouxe consigo uma explos\u00e3o de complexidade nos m\u00f3dulos de mem\u00f3ria. Componentes como PMIC (Power Management IC)<\/strong>, SPD Hubs<\/strong> e RCD (Registering Clock Driver)<\/strong> s\u00e3o fabricados em n\u00f3s maduros (28nm ou superiores<\/p>\n

\n

Planejando o pr\u00f3ximo ciclo de hardware da sua empresa?<\/p>\n

A JRT Technology Solutions acompanha a ind\u00fastria de semicondutores e ajuda sua empresa a investir na hora certa \u2014 servidores, workstations e infraestrutura.<\/p>\n


\n <\/svg>
\n Falar com especialista
\n <\/a>\n<\/div>\n","protected":false},"excerpt":{"rendered":"

O TSMC Apple processo de fabrica\u00e7\u00e3o entrou em uma nova fase de transforma\u00e7\u00e3o acelerada em 2026. Enquanto a ind\u00fastria global de semicondutores digere a demanda insaci\u00e1vel por acelera\u00e7\u00e3o de intelig\u00eancia artificial, a Apple permanece como cliente-\u00e2ncora da Taiwan Semiconductor Manufacturing Company (TSMC) para os n\u00f3s mais avan\u00e7ados do planeta. A parceria, que j\u00e1 entregou saltos … Ler mais<\/a><\/p>\n","protected":false},"author":1,"featured_media":2204,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"om_disable_all_campaigns":false,"_monsterinsights_skip_tracking":false,"iawp_total_views":8,"footnotes":""},"categories":[2482],"tags":[3297],"class_list":["post-2205","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-tsmc","tag-tsmc-apple-process"],"aioseo_notices":[],"aioseo_head":"\n\t\t\n\t\n\t\n\t\n\t\n\t\n\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t