{"id":2233,"date":"2026-08-13T13:05:58","date_gmt":"2026-08-13T16:05:58","guid":{"rendered":"https:\/\/jrtx.com.br\/blog\/2026\/08\/13\/asml-euv-tecnologia-duv-metrologia-e-o-gargalo-da-ia\/"},"modified":"2026-08-13T13:05:58","modified_gmt":"2026-08-13T16:05:58","slug":"asml-euv-tecnologia-duv-metrologia-e-o-gargalo-da-ia","status":"publish","type":"post","link":"https:\/\/jrtx.com.br\/blog\/2026\/08\/13\/asml-euv-tecnologia-duv-metrologia-e-o-gargalo-da-ia\/","title":{"rendered":"ASML EUV tecnologia: DUV, metrologia e o gargalo da IA"},"content":{"rendered":"

Quinta-feira, 13 de agosto de 2026. O ecossistema de semicondutores vive uma contradi\u00e7\u00e3o curiosa: a demanda por acelera\u00e7\u00e3o de intelig\u00eancia artificial nunca foi t\u00e3o agressiva, mas o ritmo de inova\u00e7\u00e3o depende de um punhado de empresas capazes de fabricar m\u00e1quinas que imprimem circuitos com precis\u00e3o at\u00f4mica. No centro desse funil est\u00e1 a ASML EUV tecnologia<\/strong> \u2014 mais especificamente, o conjunto formado por litografia ultravioleta extrema, litografia ultravioleta profunda por imers\u00e3o, metrologia de overlay e litografia computacional. Para profissionais de TI, infraestrutura e data centers, entender esse portf\u00f3lio deixou de ser curiosidade acad\u00eamica: \u00e9 justamente ele que determina prazos de entrega de aceleradores, o custo por transistor, a disponibilidade de mem\u00f3ria HBM e, no limite, a viabilidade de projetos inteiros de IA em escala hyperscale. Neste post, vamos dissecar o papel da ASML na cadeia global, explicar por que o DUV continua sendo o volume da ind\u00fastria, mostrar como metrologia e software fecham o ciclo de fabrica\u00e7\u00e3o e avaliar o impacto pr\u00e1tico para usu\u00e1rios corporativos no Brasil.<\/p>\n

A ASML Holding, fundada em 1984 em Veldhoven, na Holanda, consolidou-se como a empresa de tecnologia mais valiosa da Europa e como fornecedora monopolista de sistemas EUV de produ\u00e7\u00e3o. Nenhum chip abaixo de 7 nan\u00f4metros \u00e9 fabricado sem m\u00e1quinas da companhia. Seus clientes incluem TSMC<\/strong>, Samsung<\/strong> e Intel<\/strong> em l\u00f3gica, al\u00e9m de SK hynix<\/strong> e Micron<\/strong> em mem\u00f3ria DRAM e HBM. Mas a relev\u00e2ncia da ASML n\u00e3o se resume \u00e0 litografia EUV. O portf\u00f3lio de DUV imers\u00e3o<\/strong>, as ferramentas de metrologia YieldStar<\/strong>, os sistemas de inspe\u00e7\u00e3o por feixe de el\u00e9trons HMI<\/strong> e a plataforma de litografia computacional Brion<\/strong> formam um ecossistema que cobre desde n\u00f3s maduros automotivos e de IoT at\u00e9 os processos mais avan\u00e7ados sub-2nm. Em um momento em que a China tenta avan\u00e7ar em litografia dom\u00e9stica, em que a Samsung recalibra seu roadmap de 1.4nm para 2029 e em que os EUA pressionam a ASML por supostos envios irregulares, olhar para esse portf\u00f3lio \u00e9 essencial para entender o ciclo de capex de semicondutores e seus reflexos em servidores, GPUs e infraestrutura de TI.<\/p>\n

O gatilho imediato para este post \u00e9 triplo. Primeiro, um relat\u00f3rio da Reuters reafirma que a nova m\u00e1quina DUV chinesa, desenvolvida pela estatal Shanghai Aishengna Electronic Technology Group<\/strong> com la\u00e7os com a SMEE<\/strong> e o Shanghai Electric Group<\/strong>, ainda est\u00e1 longe de amea\u00e7ar a ASML. Segundo, a Samsung confirmou publicamente que pretende iniciar produ\u00e7\u00e3o em massa de sua tecnologia de 1.4nm em 2029, mirando diretamente o Intel 14A<\/strong> e o TSMC A14<\/strong>, em um roadmap que depende de litografia High-NA. Terceiro, o secret\u00e1rio de Com\u00e9rcio dos EUA, Howard Lutnick<\/strong>, voltou a questionar a ASML sobre a possibilidade de m\u00e1quinas EUV terem chegado \u00e0 China, alega\u00e7\u00e3o que a companhia nega veementemente. Some-se a isso o fato de as a\u00e7\u00f5es da ASML terem voltado a operar acima de US$ 1.800<\/strong> em 12 de agosto de 2026, sustentadas por um rally de chips e pela demanda de IA. O leitor brasileiro que acompanha pre\u00e7os de servidores, prazos de GPUs e ciclos de renova\u00e7\u00e3o de infraestrutura precisa entender que esses eventos n\u00e3o s\u00e3o ru\u00eddo distante: eles afetam diretamente a oferta de sil\u00edcio avan\u00e7ado e, por consequ\u00eancia, o custo de qualquer projeto de TI que dependa de computa\u00e7\u00e3o de alto desempenho.<\/p>\n

Historicamente, a ASML passou de uma pequena fabricante holandesa de steppers para a posi\u00e7\u00e3o de monopolista global em EUV ao longo de d\u00e9cadas. O programa EUV come\u00e7ou de forma incerta nos anos 2000, com desafios imensos de fonte de luz, \u00f3ptica refletiva e resistividade de m\u00e1scara. Hoje, cada sistema EUV gera luz de 13,5 nm<\/strong> por meio de plasma de estanho atingido por laser de CO\u2082, dispara cerca de 30 mil gotas de estanho por segundo<\/strong> e utiliza espelhos da Zeiss<\/strong> com superf\u00edcies t\u00e3o precisas que, se ampliadas para o tamanho da Alemanha, teriam irregularidades menores que um mil\u00edmetro. O resultado \u00e9 uma m\u00e1quina do tamanho de um vag\u00e3o, com mais de 150 mil componentes<\/strong>, que custa cerca de US$ 380 milh\u00f5es<\/strong> na vers\u00e3o High-NA e exige meses para ser montada, al\u00e9m de 250 engenheiros<\/strong> para instala\u00e7\u00e3o em uma fab. Esses n\u00fameros resumem por que a litografia avan\u00e7ada \u00e9 o elo mais r\u00edgido da cadeia global de IA.<\/p>\n

O que aconteceu: China, Samsung e a nova rodada de tens\u00f5es geopol\u00edticas<\/h3>\n

A not\u00edcia mais recente vem da China. Depois de muita expectativa na imprensa local, a m\u00e1quina DUV dom\u00e9stica atribu\u00edda \u00e0 Shanghai Aishengna Electronic Technology Group<\/strong> foi tratada por analistas ocidentais com ceticismo. Segundo a Reuters, o equipamento ainda precisa passar por testes adicionais e est\u00e1 longe de representar uma amea\u00e7a comercial \u00e0 ASML. A empresa estatal tem v\u00ednculos com a SMEE<\/strong>, que lidera os esfor\u00e7os de litografia dom\u00e9stica da China, e com o Shanghai Electric Group<\/strong>. O ponto relevante \u00e9 que as san\u00e7\u00f5es ocidentais cobrem os sistemas EUV mais recentes, mas a China continua dominando a compra de ferramentas DUV maduras. Essa depend\u00eancia cruzada cria uma tens\u00e3o comercial permanente: a ASML precisa da receita chinesa de DUV para sustentar seu volume, mas n\u00e3o pode vender EUV ao pa\u00eds por regras holandesas e press\u00e3o dos EUA. Desde 2023-2024, at\u00e9 mesmo o DUV imers\u00e3o mais avan\u00e7ado est\u00e1 sob restri\u00e7\u00f5es, o que limita a SMIC<\/strong> a t\u00e9cnicas de multi-patterning DUV<\/strong> para tentar avan\u00e7ar al\u00e9m de 7nm, com custos e complexidade muito maiores.<\/p>\n

Em paralelo, a Samsung reorganizou seu roadmap de fundi\u00e7\u00e3o. A empresa agora projeta produ\u00e7\u00e3o em massa de 1.4nm para 2029<\/strong>, mirando diretamente o Intel 14A<\/strong> e o TSMC A14<\/strong>. A mudan\u00e7a \u00e9 significativa porque o n\u00f3 de 1.4nm exige um salto de litografia: a Samsung, assim como a TSMC, est\u00e1 segurando a ado\u00e7\u00e3o antecipada das m\u00e1quinas High-NA EUV<\/strong>, preferindo explorar multi-patterning<\/strong> e pellicles<\/strong> em ferramentas Low-NA existentes. Na pr\u00e1tica, isso significa que as m\u00e1quinas High-NA de 165 toneladas e abertura 0.55 devem ser empurradas para os n\u00f3s de 1nm e abaixo, no in\u00edcio da pr\u00f3xima d\u00e9cada. A Intel, por outro lado, foi a primeira a receber um sistema High-NA, apostando em pioneirismo para tentar reconquistar lideran\u00e7a de processo. Essa diverg\u00eancia estrat\u00e9gica entre Intel, TSMC e Samsung cria um ambiente de incerteza sobre o ritmo de instala\u00e7\u00e3o das ferramentas mais caras da ind\u00fastria.<\/p>\n

No front regulat\u00f3rio, o secret\u00e1rio de Com\u00e9rcio dos EUA, Howard Lutnick<\/strong>, tem pressionado a gest\u00e3o da ASML em reuni\u00f5es sucessivas, questionando se m\u00e1quinas avan\u00e7adas de litografia EUV teriam chegado \u00e0 China de forma indireta. A ASML nega categoricamente qualquer envio de sistemas EUV ao pa\u00eds, lembrando que a restri\u00e7\u00e3o \u00e9 absoluta e monitorada. A Bloomberg noticiou que a preocupa\u00e7\u00e3o do governo americano \u00e9 que a China possa ter feito incurs\u00f5es na capacidade de produzir chips avan\u00e7ados, mesmo sem acesso ao EUV. Esse ru\u00eddo regulat\u00f3rio, somado ao apetite chin\u00eas por DUV maduro, mant\u00e9m as a\u00e7\u00f5es da ASML vol\u00e1teis. Em 12 de agosto de 2026, os pap\u00e9is voltaram a operar acima de US$ 1.800<\/strong>, impulsionados por um rally mais amplo de semicondutores e pela demanda sustentada de equipamentos ligados \u00e0 infraestrutura de IA. Para quem acompanha o setor, o indicador mais importante continua sendo o bookings e backlog<\/strong> da ASML, que funciona como o principal term\u00f4metro antecedente do capex global de semicondutores.<\/p>\n

Tamb\u00e9m merece destaque a fala do CEO da ASML, Christophe Fouquet<\/strong>, de que a Europa est\u00e1 \u201cbastante atr\u00e1s\u201d na corrida da IA, enquanto os EUA absorvem cerca de 80% dos chips avan\u00e7ados. Fouquet comparou o projeto Terafab<\/strong> de Elon Musk a f\u00e1bricas capazes de produzir milh\u00f5es de wafers por m\u00eas, sinalizando que a demanda por capacidade de litografia pode ganhar uma nova camada de escala nos pr\u00f3ximos anos. Para profissionais de TI, esse coment\u00e1rio importa porque conecta diretamente a litografia \u00e0 disponibilidade de aceleradores: se as f\u00e1bricas n\u00e3o conseguem ampliar a capacidade de EUV, todo o pipeline de GPUs e TPUs desacelera, independentemente da demanda dos hyperscalers. A mensagem, em s\u00edntese, \u00e9 que o gargalo da IA n\u00e3o est\u00e1 apenas no encapsulamento ou na energia, mas tamb\u00e9m na capacidade de imprimir transistores em n\u00f3s avan\u00e7ados.<\/p>\n

Por fim, o relat\u00f3rio sobre a m\u00e1quina DUV chinesa refor\u00e7a um ponto t\u00e9cnico importante: dominar litografia avan\u00e7ada n\u00e3o \u00e9 apenas copiar um projeto \u00f3ptico. Envolve ci\u00eancia de materiais, controle de vibra\u00e7\u00e3o, \u00f3ptica de precis\u00e3o, software de corre\u00e7\u00e3o de overlay e um ecossistema de milhares de fornecedores. A ASML opera com cerca de 5 mil fornecedores<\/strong>, incluindo a Zeiss SMT<\/strong> na \u00f3ptica e a TRUMPF<\/strong> nos lasers de alta pot\u00eancia. A China, mesmo com investimento estatal massivo, levar\u00e1 anos para reproduzir essa cadeia. Essa assimetria garante \u00e0 ASML uma posi\u00e7\u00e3o de monop\u00f3lio pr\u00e1tico no EUV e uma vantagem competitiva duradoura no DUV imers\u00e3o avan\u00e7ado.<\/p>\n

ASML EUV tecnologia: o que est\u00e1 por tr\u00e1s do monop\u00f3lio<\/h3>\n

Quando falamos de ASML EUV tecnologia<\/strong>, o termo mais lembrado \u00e9 a litografia ultravioleta extrema. Nela, uma fonte de plasma de estanho \u00e9 atingida por um laser de CO\u2082 de alta pot\u00eancia, gerando luz no comprimento de onda de 13,5 nm<\/strong>. Essa luz \u00e9 t\u00e3o absorvida pela mat\u00e9ria que n\u00e3o pode ser focalizada por lentes convencionais: o sistema usa espelhos multicamadas da Zeiss, operando em v\u00e1cuo, para projetar o padr\u00e3o da m\u00e1scara sobre o wafer. A cada segundo, cerca de 30 mil gotas de estanho<\/strong> s\u00e3o vaporizadas para manter a emiss\u00e3o est\u00e1vel. O controle de dose, a uniformidade de ilumina\u00e7\u00e3o e a limpeza dos espelhos s\u00e3o desafios permanentes. O resultado \u00e9 uma ferramenta capaz de resolver dimens\u00f5es cr\u00edticas que o DUV imers\u00e3o simplesmente n\u00e3o alcan\u00e7a de forma econ\u00f4mica, mesmo com m\u00faltiplas exposi\u00e7\u00f5es.<\/p>\n

No portf\u00f3lio atual, a linha Low-NA<\/strong> \u00e9 representada pelos sistemas NXE:3800E<\/strong>, com abertura num\u00e9rica de 0.33<\/strong>. Eles sustentam a produ\u00e7\u00e3o em massa de n\u00f3s entre 7nm e 2nm<\/strong>, cobrindo a maior parte da capacidade instalada de l\u00f3gica avan\u00e7ada e mem\u00f3ria. A linha High-NA<\/strong>, representada pelos sistemas EXE:5000<\/strong> e EXE:5200<\/strong>, eleva a abertura num\u00e9rica para 0.55<\/strong>, permitindo imprimir features sub-2nm com menos exposi\u00e7\u00f5es m\u00faltiplas. Cada m\u00e1quina High-NA custa cerca de US$ 380 milh\u00f5es<\/strong>, tem tamanho de um vag\u00e3o ferrovi\u00e1rio e re\u00fane mais de 150 mil componentes<\/strong>. A Intel foi a primeira a receber uma unidade; TSMC e Samsung est\u00e3o na fila, mas avaliam o melhor momento de ado\u00e7\u00e3o. O custo de propriedade, a complexidade de integra\u00e7\u00e3o e a necessidade de m\u00e1scaras e pellicles espec\u00edficos fazem com que o High-NA seja uma decis\u00e3o de neg\u00f3cio, n\u00e3o apenas de engenharia.<\/p>\n

Contudo, a ASML EUV tecnologia<\/strong> n\u00e3o se sustenta isoladamente. A litografia DUV imers\u00e3o<\/strong> \u2014 representada pelos sistemas NXT:2100i<\/strong> \u2014 continua sendo o burro de carga da ind\u00fastria. Embora a luz DUV tenha comprimento de onda de 193 nm<\/strong>, a imers\u00e3o em \u00e1gua entre a lente e o wafer aumenta efetivamente a abertura num\u00e9rica, permitindo resolu\u00e7\u00e3o muito melhor do que o DUV seco. O DUV imers\u00e3o \u00e9 usado em n\u00f3s maduros, em camadas menos cr\u00edticas de processos avan\u00e7ados e em aplica\u00e7\u00f5es automotivas, industriais e de IoT. Na pr\u00e1tica, a esmagadora maioria dos wafers produzidos no mundo ainda passa por ferramentas DUV. \u00c9 por isso que a ASML mant\u00e9m uma receita relevante de DUV, mesmo com o foco da m\u00eddia no EUV. A China \u00e9 um grande comprador dessas ferramentas maduras, o que gera a tens\u00e3o geopol\u00edtica mencionada anteriormente.<\/p>\n

Para fechar o ciclo, entram a metrologia e o software. O sistema YieldStar<\/strong> realiza medi\u00e7\u00f5es de overlay e perfil de padr\u00f5es em wafers j\u00e1 expostos, permitindo corre\u00e7\u00f5es em tempo real para que camadas sucessivas se alinhem com precis\u00e3o nanom\u00e9trica. O HMI<\/strong> usa feixe de el\u00e9trons para inspe\u00e7\u00e3o de defeitos, complementando a metrologia \u00f3ptica com resolu\u00e7\u00e3o submolecular. J\u00e1 a litografia computacional via Brion<\/strong> otimiza m\u00e1scaras, ilumina\u00e7\u00e3o e processos, usando simula\u00e7\u00e3o intensiva para garantir que cada padr\u00e3o projetado produza o resultado desejado no wafer. Sem esse trio, a litografia avan\u00e7ada seria cega: a ASML EUV tecnologia<\/strong>, portanto, \u00e9 um sistema integrado de hardware, \u00f3ptica, software e metrologia, n\u00e3o apenas uma m\u00e1quina de exposi\u00e7\u00e3o. Esse ecossistema \u00e9 o que torna t\u00e3o dif\u00edcil para concorrentes replicarem o modelo de neg\u00f3cio da companhia.<\/p>\n

O papel de cada etapa no fluxo de fabrica\u00e7\u00e3o de um chip \u00e9 sequencial, mas iterativo. Primeiro, o projeto \u00e9 transformado em m\u00e1scara, com apoio da litografia computacional para corre\u00e7\u00f5es \u00f3pticas de proximidade. Depois, a exposi\u00e7\u00e3o imprime o padr\u00e3o no wafer usando EUV ou DUV. Em seguida, a metrologia mede o overlay e a dimens\u00e3o cr\u00edtica dos padr\u00f5es. Por fim, a inspe\u00e7\u00e3o por e-beam varre \u00e1reas cr\u00edticas em busca de defeitos. Os dados retroalimentam o software, que recalibra par\u00e2metros de exposi\u00e7\u00e3o para os lotes seguintes. Esse ciclo de feedback \u00e9 o cora\u00e7\u00e3o da manufatura avan\u00e7ada: sem ele, o rendimento cairia e o custo por bom die inviabilizaria qualquer produto. A ASML \u00e9 uma das poucas empresas que atuam em todas essas frentes, o que amplifica seu controle sobre o roadmap da ind\u00fastria.<\/p>\n

Portf\u00f3lio ASML e aplica\u00e7\u00f5es \u2014 da litografia \u00e0 metrologia<\/h3>\n

Para organizar o que a ASML entrega, separamos o portf\u00f3lio em litografia EUV, litografia DUV, metrologia, inspe\u00e7\u00e3o e software. Cada linha atende a uma etapa espec\u00edfica do fluxo de fabrica\u00e7\u00e3o e a um conjunto distinto de n\u00f3s tecnol\u00f3gicos. A tabela abaixo resume as principais plataformas e seus pap\u00e9is. Profissionais de infraestrutura que especificam servidores e equipamentos de rede raramente t\u00eam contato direto com essas ferramentas, mas os nomes aparecem em an\u00e1lises de capacidade, proje\u00e7\u00f5es de pre\u00e7o de chips e discuss\u00f5es sobre gargalos de oferta.<\/p>\n\n\n\n\n\n\n\n\n\n\n
Linha \/ Produto<\/th>\nTecnologia<\/th>\nAplica\u00e7\u00e3o \/ N\u00f3s<\/th>\n<\/tr>\n<\/thead>\n
NXE:3800E<\/td>\nEUV Low-NA, abertura 0.33, 13,5 nm<\/td>\nProdu\u00e7\u00e3o em massa de 7nm a 2nm; l\u00f3gica e mem\u00f3ria cr\u00edtica<\/td>\n<\/tr>\n
EXE:5000 \/ EXE:5200<\/td>\nEUV High-NA, abertura 0.55<\/td>\nN\u00f3s sub-2nm; transi\u00e7\u00e3o para 1nm e abaixo; ~US$ 380 mi por unidade<\/td>\n<\/tr>\n
NXT:2100i<\/td>\nDUV imers\u00e3o, 193 nm<\/td>\nN\u00f3s maduros, camadas menos cr\u00edticas, automotivo, IoT e industrial<\/td>\n<\/tr>\n
YieldStar<\/td>\nMetrologia de overlay e perfil \u00f3ptico<\/td>\nControle de alinhamento camada a camada em tempo real<\/td>\n<\/tr>\n
HMI<\/td>\nInspe\u00e7\u00e3o por feixe de el\u00e9trons<\/td>\nDetec\u00e7\u00e3o de defeitos sub\u00f3pticos em camadas cr\u00edticas e vias<\/td>\n<\/tr>\n
\n<\/table>\n
\n

Planejando o pr\u00f3ximo ciclo de hardware da sua empresa?<\/p>\n

A JRT Technology Solutions acompanha a ind\u00fastria de semicondutores e ajuda sua empresa a investir na hora certa \u2014 servidores, workstations e infraestrutura.<\/p>\n


\n <\/svg>
\n Falar com especialista
\n <\/a>\n<\/div>\n","protected":false},"excerpt":{"rendered":"

Quinta-feira, 13 de agosto de 2026. O ecossistema de semicondutores vive uma contradi\u00e7\u00e3o curiosa: a demanda por acelera\u00e7\u00e3o de intelig\u00eancia artificial nunca foi t\u00e3o agressiva, mas o ritmo de inova\u00e7\u00e3o depende de um punhado de empresas capazes de fabricar m\u00e1quinas que imprimem circuitos com precis\u00e3o at\u00f4mica. No centro desse funil est\u00e1 a ASML EUV tecnologia … Ler mais<\/a><\/p>\n","protected":false},"author":1,"featured_media":2232,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"om_disable_all_campaigns":false,"_monsterinsights_skip_tracking":false,"iawp_total_views":1,"footnotes":""},"categories":[2489],"tags":[3299],"class_list":["post-2233","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-asml","tag-asml-euv-technology"],"aioseo_notices":[],"aioseo_head":"\n\t\t\n\t\n\t\n\t\n\t\n\t\n\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t