{"id":2255,"date":"2026-08-14T12:52:50","date_gmt":"2026-08-14T15:52:50","guid":{"rendered":"https:\/\/jrtx.com.br\/blog\/2026\/08\/14\/asml-euv-litografia-euv-high-na-na-corrida-sub-2nm\/"},"modified":"2026-08-14T12:52:50","modified_gmt":"2026-08-14T15:52:50","slug":"asml-euv-litografia-euv-high-na-na-corrida-sub-2nm","status":"publish","type":"post","link":"https:\/\/jrtx.com.br\/blog\/2026\/08\/14\/asml-euv-litografia-euv-high-na-na-corrida-sub-2nm\/","title":{"rendered":"ASML EUV litografia EUV: High-NA na corrida sub-2nm"},"content":{"rendered":"

A cadeia global de semicondutores vive um dos momentos mais paradoxais da sua hist\u00f3ria: a demanda por intelig\u00eancia artificial cresce em ritmo exponencial, datacenters consomem aceleradores como GPUs, TPUs e ASICs personalizados, e a mem\u00f3ria de alta largura de banda (HBM) virou recurso escasso. No topo dessa pir\u00e2mide est\u00e1 um gargalo f\u00edsico e tecnol\u00f3gico absoluto \u2014 a ASML EUV litografia EUV<\/strong>. Sem as m\u00e1quinas de litografia ultravioleta extrema da companhia holandesa, n\u00e3o existe chip abaixo de 7 nan\u00f4metros, n\u00e3o existe HBM de \u00faltima gera\u00e7\u00e3o, n\u00e3o existe o scaling agressivo das f\u00e1bricas da TSMC, Samsung e Intel. Neste artigo t\u00e9cnico, vamos destrinchar como funciona o processo, a diferen\u00e7a entre Low-NA e High-NA, o impacto geopol\u00edtico, os indicadores financeiros do ciclo e o que isso significa para profissionais de TI, infraestrutura e seguran\u00e7a da informa\u00e7\u00e3o.<\/p>\n

\u00c9 imposs\u00edvel compreender o mercado de hardware em 2026 sem reconhecer que a ASML Holding det\u00e9m um monop\u00f3lio real de um componente fundamental da era digital. Fundada em 1984 e sediada em Veldhoven, na Holanda, a empresa \u00e9 hoje a companhia de tecnologia mais valiosa da Europa. Suas m\u00e1quinas EUV s\u00e3o o ponto de converg\u00eancia de bilh\u00f5es de d\u00f3lares em pesquisa, milhares de fornecedores e d\u00e9cadas de desenvolvimento de \u00f3ptica de precis\u00e3o. Quando a TSMC anuncia um n\u00f3 de 1,4 nan\u00f4metro, quando a Samsung fala em produ\u00e7\u00e3o em massa para 2029 e quando a Intel acelera sua tecnologia 14A, todas est\u00e3o implicitamente dependentes da capacidade da ASML de entregar sistemas High-NA EUV<\/strong> com abertura num\u00e9rica de 0,55.<\/p>\n

As not\u00edcias recentes refor\u00e7am esse cen\u00e1rio. Em agosto de 2026, a imprensa especializada reportou que a Samsung Foundry atualizou seu roadmap para mover o n\u00f3 de 1,4nm para 2029, citando o uso de litografia High-NA EUV<\/strong> para habilitar n\u00f3s de classe 1nm a partir de 2030. No mesmo ciclo, relat\u00f3rios apontam que a m\u00e1quina DUV nativa da China, desenvolvida por meio da Shanghai Aishengna Electronic Technology Group, ainda est\u00e1 longe de amea\u00e7ar a ASML. E o CEO da ASML, Christophe Fouquet, alertou que a Europa est\u00e1 “bastante atr\u00e1s” na corrida da IA enquanto os Estados Unidos compram cerca de 80% dos chips avan\u00e7ados. A Zelss, parceira exclusiva de \u00f3ptica, declarou confian\u00e7a na capacidade de atender \u00e0 demanda explosiva de IA.<\/p>\n

Para o leitor brasileiro \u2014 profissional de infraestrutura, DevOps, seguran\u00e7a ou gest\u00e3o de TI \u2014 o tema pode parecer distante, mas ele define o pre\u00e7o, a disponibilidade e o ciclo de vida de servidores, esta\u00e7\u00f5es de trabalho, storage e equipamentos de rede. Cada m\u00e1quina EUV High-NA custa aproximadamente US$ 380 milh\u00f5es<\/strong>, tem o tamanho de um vag\u00e3o de trem e depende de uma cadeia log\u00edstica absurdamente complexa. Quando h\u00e1 atraso na entrega de um desses sistemas, o efeito cascata chega meses depois ao custo por wafer, ao racionamento de GPUs e aos prazos de entrega de arrays HBM para aceleradores de rede e infer\u00eancia.<\/p>\n

Neste post, voc\u00ea vai aprender exatamente como a ASML EUV litografia EUV<\/strong> funciona \u2014 do plasma de estanho aos espelhos da Zeiss \u2014, quais s\u00e3o as diferen\u00e7as t\u00e9cnicas entre os sistemas Low-NA e High-NA, quem est\u00e1 comprando essas m\u00e1quinas, por que nenhuma outra empresa consegue fabric\u00e1-las, o papel da China na equa\u00e7\u00e3o geopol\u00edtica e como acompanhar o ciclo de capex de semicondutores para antecipar decis\u00f5es de compra. Tamb\u00e9m vamos mostrar como a JRT Technology Solutions monitora esse roadmap para orientar clientes corporativos brasileiros em ciclos de atualiza\u00e7\u00e3o de hardware.<\/p>\n

ASML EUV litografia EUV: o que mudou no ciclo de 2026 e os an\u00fancios recentes<\/h3>\n

O ciclo de semicondutores em 2026 est\u00e1 sendo impulsionado por dois vetores independentes e simult\u00e2neos: a corrida armamentista entre TSMC, Samsung e Intel pelos n\u00f3s mais avan\u00e7ados, e a insaci\u00e1vel demanda de mem\u00f3ria HBM para aceleradores de IA. A ASML EUV litografia EUV<\/strong> \u00e9 o epicentro dessa tempestade perfeita. Segundo o notici\u00e1rio de mercado, a Samsung Foundry atualizou seu roadmap de processos e confirmou que o n\u00f3 de 1,4 nan\u00f4metro est\u00e1 programado para produ\u00e7\u00e3o em massa em 2029. A TSMC acelera a constru\u00e7\u00e3o de fabs para sua tecnologia A14, com produ\u00e7\u00e3o prevista j\u00e1 para o pr\u00f3ximo ano, enquanto a Intel acelera o 14A diante da alta demanda de clientes importantes. Todas essas tecnologias dependem de litografia High-NA EUV, o que transforma a carteira de pedidos da ASML em um term\u00f4metro \u00fanico do ciclo.<\/p>\n

Os n\u00fameros da companhia explicam por qu\u00ea. A ASML reportou margem bruta em torno de 52%<\/strong>, sustentada por um pricing power que s\u00f3 existe em monop\u00f3lios tecnol\u00f3gicos. O backlog e os bookings da empresa s\u00e3o considerados o principal indicador antecedente do capex de semicondutores \u2014 quando a ASML anuncia um aumento de pedidos, o mercado l\u00ea isso como sinal de expans\u00e3o de capacidade em TSMC, Samsung, Intel, SK hynix e Micron. Em 13 de agosto de 2026, as a\u00e7\u00f5es da ASML subiram 3,09% justamente por causa de fundamentos s\u00f3lidos de semicondutores e expectativa de demanda por infraestrutura de IA, com analistas destacando a robustez dos pedidos e a expans\u00e3o da capacidade produtiva.<\/p>\n

No front geopol\u00edtico, a ASML voltou ao centro da discuss\u00e3o. O governo dos Estados Unidos, por meio do secret\u00e1rio de Com\u00e9rcio Howard Lutnick, pressionou repetidamente a dire\u00e7\u00e3o da companhia com a suspeita de que m\u00e1quinas avan\u00e7adas pudessem ter chegado \u00e0 China. A ASML nega categoricamente que qualquer sistema EUV tenha sido enviado ao pa\u00eds asi\u00e1tico. A proibi\u00e7\u00e3o de vender litografia EUV<\/strong> \u00e0 China existe desde sempre, refor\u00e7ada por regras holandesas e press\u00e3o americana. O que mudou recentemente \u00e9 o endurecimento tamb\u00e9m sobre o DUV de imers\u00e3o avan\u00e7ado, restrito desde 2023-2024, limitando a SMIC a t\u00e9cnicas de multi-patterning DUV para tentar contornar as san\u00e7\u00f5es.<\/p>\n

Enquanto isso, a China tenta desenvolver equipamentos nativos. O relat\u00f3rio da Reuters repercutido pela imprensa especializada afirma que a m\u00e1quina DUV dom\u00e9stica chinesa, ligada ao grupo estatal Shanghai Aishengna Electronic Technology Group e \u00e0 SMEE (Shanghai Micro Electronics Equipment), ainda requer mais testes e est\u00e1 longe de amea\u00e7ar a ASML. A SMEE lidera os esfor\u00e7os chineses de litografia, mas a dist\u00e2ncia tecnol\u00f3gica para EUV \u00e9 medida em d\u00e9cadas \u2014 e n\u00e3o apenas em anos. Mesmo no DUV imers\u00e3o, o desafio de lentes de proje\u00e7\u00e3o, lasers de exc\u00edmero e metrologia de overlay \u00e9 monumental.<\/p>\n

A leitura editorial desses eventos \u00e9 clara: o hiato entre a ASML e qualquer concorrente n\u00e3o est\u00e1 diminuindo. Pelo contr\u00e1rio, a complexidade do EUV cria uma barreira de entrada que se retroalimenta. Cada nova gera\u00e7\u00e3o (Low-NA, High-NA, Hyper-NA) exige n\u00e3o s\u00f3 capital, mas conhecimento t\u00e1cito acumulado em milhares de fornecedores, patentes e integra\u00e7\u00e3o de sistemas. Para o gestor de TI brasileiro, isso significa que o pre\u00e7o de chips avan\u00e7ados deve permanecer elevado e sujeito a ciclos de escassez por muito tempo.<\/p>\n

ASML EUV litografia EUV: especifica\u00e7\u00f5es t\u00e9cnicas da Low-NA e High-NA<\/h3>\n

A ASML EUV litografia EUV<\/strong> opera com um princ\u00edpio f\u00edsico radicalmente diferente da litografia DUV (ultravioleta profundo) tradicional. Em vez de usar luz de 193 nan\u00f4metros (no caso do DUV de imers\u00e3o), o sistema EUV gera luz com comprimento de onda de 13,5 nan\u00f4metros<\/strong>. Esse comprimento de onda \u00e9 t\u00e3o curto que n\u00e3o pode atravessar lentes de vidro \u2014 por isso o EUV usa apenas espelhos, fabricados pela Zeiss SMT com precis\u00e3o at\u00f4mica. A fonte de luz \u00e9 criada pelo impacto de um laser de CO2 de alta pot\u00eancia, fornecido pela TRUMPF, sobre got\u00edculas de estanho. S\u00e3o 30 mil gotas de estanho por segundo<\/strong>, vaporizadas em plasma para emitir radia\u00e7\u00e3o ultravioleta extrema.<\/p>\n

O plasma de estanho \u00e9 apenas o come\u00e7o. A luz EUV gerada precisa ser coletada e refletida por uma sequ\u00eancia de espelhos multicamadas de molibd\u00eanio e sil\u00edcio, cada um com precis\u00e3o de alguns pic\u00f4metros. Esses espelhos s\u00e3o considerados os objetos mais precisos j\u00e1 fabricados pelo ser humano. A Zeiss SMT \u00e9 a parceira exclusiva de \u00f3ptica da ASML, e sem essa rela\u00e7\u00e3o n\u00e3o haveria litografia EUV comercial. O sistema de lentes (na verdade, conjunto de espelhos) projeta o padr\u00e3o da m\u00e1scara no wafer com demagnifica\u00e7\u00e3o de 4x, permitindo impress\u00e3o de features na escala de poucos nan\u00f4metros.<\/p>\n

Existem duas gera\u00e7\u00f5es comerciais de EUV em produ\u00e7\u00e3o ou implanta\u00e7\u00e3o. A primeira, chamada de Low-NA<\/strong>, tem abertura num\u00e9rica de 0,33<\/strong> e \u00e9 representada pela plataforma NXE:3800E<\/strong>. Ela \u00e9 a for\u00e7a de trabalho da ind\u00fastria atual, usada em produ\u00e7\u00e3o em massa de n\u00f3s de 7nm at\u00e9 2nm. A segunda, chamada de High-NA<\/strong>, tem abertura num\u00e9rica de 0,55<\/strong> e \u00e9 representada pelos sistemas EXE:5000<\/strong> e EXE:5200<\/strong>. A High-NA aumenta a resolu\u00e7\u00e3o efetiva ao capturar mais ordens do padr\u00e3o difratado, permitindo imprimir features menores sem recorrer a multi-patterning extremo. O pre\u00e7o unit\u00e1rio de uma m\u00e1quina High-NA \u00e9 estimado em aproximadamente US$ 380 milh\u00f5es<\/strong>, contra cerca de US$ 170-200 milh\u00f5es de um sistema Low-NA.<\/p>\n

Cada m\u00e1quina High-NA \u00e9 um prod\u00edgio log\u00edstico: tem o tamanho de um vag\u00e3o de trem, pesa dezenas de toneladas e cont\u00e9m mais de 150 mil componentes<\/strong>. A montagem leva meses, e a instala\u00e7\u00e3o em uma fab exige cerca de 250 engenheiros<\/strong> dedicados. A Intel foi a primeira empresa a receber um sistema High-NA, marcando um reposicionamento agressivo na corrida de fundi\u00e7\u00e3o. TSMC e Samsung est\u00e3o na fila para ado\u00e7\u00e3o em larga escala. A pr\u00f3xima fronteira \u00e9 a Hyper-NA<\/strong>, com abertura num\u00e9rica de 0,75<\/strong>, j\u00e1 em pesquisa para a pr\u00f3xima d\u00e9cada.<\/p>\n

A tabela abaixo resume as principais plataformas de litografia da ASML, incluindo o DUV de imers\u00e3o, que continua relevante para n\u00f3s maduros e camadas menos cr\u00edticas:<\/p>\n\n\n\n\n\n\n\n\n
Sistema<\/th>\nTecnologia<\/th>\nN\u00f3s \/ Clientes<\/th>\n<\/tr>\n<\/thead>\n
NXE:3800E (Low-NA EUV)<\/td>\nEUV, NA 0,33, luz de 13,5 nm, plasma de estanho + laser CO2<\/td>\nProdu\u00e7\u00e3o em massa de 7nm a 2nm; TSMC, Samsung, Intel, SK hynix, Micron<\/td>\n<\/tr>\n
EXE:5000 \/ EXE:5200 (High-NA EUV)<\/td>\nEUV, NA 0,55, resolution enhancement para n\u00f3s sub-2nm<\/td>\nSub-2nm, 1.4nm e 1nm; Intel primeiro, TSMC e Samsung em ado\u00e7\u00e3o<\/td>\n<\/tr>\n
NXT:2100i (DUV imers\u00e3o)<\/td>\nDUV 193 nm, imers\u00e3o em \u00e1gua, ilumina\u00e7\u00e3o flex\u00edvel<\/td>\nN\u00f3s maduros, camadas menos cr\u00edticas, l\u00f3gica e mem\u00f3ria<\/td>\n<\/tr>\n
Hyper-NA (em pesquisa)<\/td>\nEUV, NA 0,75 prevista<\/td>\nPr\u00f3xima d\u00e9cada; n\u00f3s 1nm e abaixo<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n

Al\u00e9m das plataformas de litografia, a ASML oferece um ecossistema integrado que inclui YieldStar<\/strong> (metrologia de overlay), HMI<\/strong> (inspe\u00e7\u00e3o por feixe de el\u00e9trons) e litografia computacional Brion<\/strong> (software que otimiza m\u00e1scaras e processos). Esse trip\u00e9 \u2014 litografia, metrologia e software \u2014 \u00e9 essencial para manter o yield elevado em n\u00f3s agressivos. Sem metrologia de overlay em tempo real, os erros de alinhamento entre camadas tornariam invi\u00e1vel a produ\u00e7\u00e3o de transistores com pitches de poucos nan\u00f4metros.<\/p>\n

ASML EUV litografia EUV: por que importa para IA, HBM e datacenters<\/h3>\n

A intelig\u00eancia artificial moderna \u00e9, no fundo, um problema de litografia. GPUs de datacenter como as da NVIDIA, TPUs do Google e aceleradores customizados da Amazon, Microsoft e Meta exigem n\u00f3s de fabrica\u00e7\u00e3o avan\u00e7ados para atingir a densidade de transistores necess\u00e1ria em performance por watt. O artigo The Future Of EUV: ASML’s Plans For The Hyperscale Era<\/em> destaca que o gargalo perene da constru\u00e7\u00e3o de IA \u00e9 a capacidade de fabs l\u00edderes de produzir wafers em n\u00f3s de ponta. Em outras palavras, o bottleneck \u00e9 a capacidade EUV, pois todos os chips abaixo de 7nm dependem de m\u00e1quinas ASML.<\/p>\n

Essa depend\u00eancia se estende \u00e0 mem\u00f3ria de alta largura de banda. A HBM, usada em pacotes avan\u00e7ados de aceleradores, \u00e9 fabricada pela SK hynix e Micron usando n\u00f3s de DRAM que exigem litografia avan\u00e7ada. A transi\u00e7\u00e3o para HBM4 e HBM4E, com stacks de 16 ou 20 camadas, pressiona ainda mais a demanda por EUV. Quando um hyperscaler planeja um cluster de 100 mil aceleradores, ele precisa garantir n\u00e3o apenas GPU, mas tamb\u00e9m a capacidade de HBM \u2014 e, indiretamente, a disponibilidade de m\u00e1quinas de litografia.<\/p>\n

O CEO da ASML, Christophe Fouquet, em entrevista \u00e0 Bloomberg, afirmou que a demanda do projeto Terafab de Elon Musk ser\u00e1 semelhante \u00e0 de plantas de fabrica\u00e7\u00e3o capazes de processar milh\u00f5es de wafers por m\u00eas. A declara\u00e7\u00e3o ilustra a escala do que est\u00e1 por vir: a infraestrutura de IA n\u00e3o \u00e9 mais limitada por software, mas por f\u00edsica de semicondutores. A corrida por data centers com consumo na casa de 1 megawatt por rack, tema debatido na Semiconductor Engineering<\/em>, esbarra justamente<\/p>\n

\n

Planejando o pr\u00f3ximo ciclo de hardware da sua empresa?<\/p>\n

A JRT Technology Solutions acompanha a ind\u00fastria de semicondutores e ajuda sua empresa a investir na hora certa \u2014 servidores, workstations e infraestrutura.<\/p>\n


\n <\/svg>
\n Falar com especialista
\n <\/a>\n<\/div>\n","protected":false},"excerpt":{"rendered":"

A cadeia global de semicondutores vive um dos momentos mais paradoxais da sua hist\u00f3ria: a demanda por intelig\u00eancia artificial cresce em ritmo exponencial, datacenters consomem aceleradores como GPUs, TPUs e ASICs personalizados, e a mem\u00f3ria de alta largura de banda (HBM) virou recurso escasso. No topo dessa pir\u00e2mide est\u00e1 um gargalo f\u00edsico e tecnol\u00f3gico absoluto … Ler mais<\/a><\/p>\n","protected":false},"author":1,"featured_media":2254,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"om_disable_all_campaigns":false,"_monsterinsights_skip_tracking":false,"iawp_total_views":16,"footnotes":""},"categories":[2489],"tags":[3290],"class_list":["post-2255","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-asml","tag-asml-euv-euv"],"aioseo_notices":[],"aioseo_head":"\n\t\t\n\t\n\t\n\t\n\t\n\t\n\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t