{"id":2605,"date":"2026-09-01T11:19:26","date_gmt":"2026-09-01T14:19:26","guid":{"rendered":"https:\/\/jrtx.com.br\/blog\/2026\/09\/01\/tsmc-cowos-resultados-98-de-yield-receita-e-impacto\/"},"modified":"2026-09-01T11:19:26","modified_gmt":"2026-09-01T14:19:26","slug":"tsmc-cowos-resultados-98-de-yield-receita-e-impacto","status":"publish","type":"post","link":"https:\/\/jrtx.com.br\/blog\/2026\/09\/01\/tsmc-cowos-resultados-98-de-yield-receita-e-impacto\/","title":{"rendered":"TSMC CoWoS resultados: 98% de yield, receita e impacto"},"content":{"rendered":"

Os resultados da TSMC no segundo trimestre de 2026 colocaram os holofotes novamente sobre o TSMC CoWoS resultados<\/strong> \u2014 m\u00e9trica que hoje condensa o pulso da ind\u00fastria global de semicondutores. A gigante taiwanesa reportou receita trimestral de NT$ 1,2 trilh\u00e3o<\/strong>, crescimento de 36% na compara\u00e7\u00e3o anual<\/strong>, enquanto os pagamentos de b\u00f4nus aos funcion\u00e1rios avan\u00e7aram 50,6%<\/strong> no mesmo per\u00edodo. Mais do que n\u00fameros de balan\u00e7o, o dado confirma a centralidade do packaging avan\u00e7ado CoWoS (Chip-on-Wafer-on-Substrate)<\/strong> como o principal vetor de receita para aceleradores de intelig\u00eancia artificial. Para profissionais de TI, infraestrutura e seguran\u00e7a da informa\u00e7\u00e3o no Brasil, entender esses resultados \u00e9 decifrar os pr\u00f3ximos movimentos de pre\u00e7os de GPUs, servidores de infer\u00eancia e ciclos de atualiza\u00e7\u00e3o de data centers.<\/p>\n

O contexto \u00e9 de uma ind\u00fastria em ebuli\u00e7\u00e3o: a receita de HPC\/IA j\u00e1 supera 50% do faturamento da TSMC<\/strong>, e a demanda por capacidade de empacotamento 2.5D \u2014 m\u00e9todo que une GPUs como as da NVIDIA e AMD a stacks de mem\u00f3ria HBM (High Bandwidth Memory)<\/strong> \u2014 segue reprimida. A TSMC opera como uma pure-play foundry<\/strong> que fabrica para terceiros, sem competir com clientes, e det\u00e9m cerca de 90% dos chips de ponta<\/strong> do planeta. Essa posi\u00e7\u00e3o transforma cada guidance, cada coment\u00e1rio sobre CoWoS<\/strong> e cada varia\u00e7\u00e3o de capex em um term\u00f4metro para toda a cadeia de hardware.<\/p>\n

Neste artigo t\u00e9cnico, voc\u00ea vai entender o que os n\u00fameros do segundo trimestre revelam sobre rendimento de CoWoS, capacidade de produ\u00e7\u00e3o, expans\u00e3o para 14x reticle size<\/strong>, o posicionamento competitivo contra Samsung Foundry, Intel Foundry e SMIC<\/strong>, e como as decis\u00f5es da TSMC afetam pre\u00e7os e disponibilidade de equipamentos no mercado brasileiro. Ao final, trazemos uma an\u00e1lise editorial com recomenda\u00e7\u00f5es pr\u00e1ticas para equipes de compras e infraestrutura.<\/p>\n

O que aconteceu: receita, b\u00f4nus e o papel do CoWoS no Q2 2026<\/h3>\n

A divulga\u00e7\u00e3o dos resultados trimestrais da TSMC revelou uma combina\u00e7\u00e3o rara: crescimento de receita de 36% ano contra ano<\/strong>, alcan\u00e7ando NT$ 1,2 trilh\u00e3o<\/strong>, acompanhado por um salto de 50,6% nos b\u00f4nus pagos aos funcion\u00e1rios<\/strong> \u2014 totalizando NT$ 36 bilh\u00f5es<\/strong> entre abril e junho. Esse descolamento entre b\u00f4nus e receita evidencia a press\u00e3o competitiva por talentos no setor de semicondutores ap\u00f3s o boom da IA. A TSMC destinou aproximadamente 4% do lucro operacional<\/strong> a b\u00f4nus no trimestre, um percentual significativo para uma empresa com mais de 70 mil funcion\u00e1rios em Taiwan e no exterior.<\/p>\n

Paralelamente, a f\u00e1brica do Arizona atingiu um marco: mais de 4% das vendas do grupo<\/strong> j\u00e1 v\u00eam da unidade norte-americana, conforme dados do Bank of America. A Fab 21<\/strong> opera atualmente com a primeira fase em produ\u00e7\u00e3o no n\u00f3 N4 (4 nan\u00f4metros)<\/strong>, e as fases seguintes preveem N3\/N2<\/strong> e packaging avan\u00e7ado. Esse avan\u00e7o, ainda que gradual, reduz a concentra\u00e7\u00e3o geogr\u00e1fica total em Taiwan e responde a pol\u00edticas de subs\u00eddios do CHIPS Act<\/strong>.<\/p>\n

No cora\u00e7\u00e3o do resultado est\u00e1 o CoWoS<\/strong>. A TSMC confirmou que alguns produtos empacotados com essa tecnologia atingiram 98% de yield<\/strong>, conforme declara\u00e7\u00e3o do vice-presidente de Advanced Packaging Technology and Services, Ho Chun<\/strong>. A revela\u00e7\u00e3o foi feita durante a SEMICON Taiwan 2026<\/strong>, em Taipei, e se refere a produtos de IA empacotados com interposer de reticle size de 5,5x<\/strong>. Esse rendimento \u00e9 not\u00e1vel porque a interconex\u00e3o de grandes dies de GPU com m\u00f3dulos HBM em um \u00fanico substrato exige precis\u00e3o submicrom\u00e9trica, controle t\u00e9rmico e alinhamento cr\u00edtico.<\/p>\n

A import\u00e2ncia do CoWoS aparece tamb\u00e9m na leitura de concorr\u00eancia: dados da SemiAnalysis Chipbook<\/strong> sugerem que a Intel pode estar ganhando participa\u00e7\u00e3o no packaging avan\u00e7ado, aproveitando-se do estrangulamento de oferta da TSMC. Ainda assim, a TSMC domina o segmento com expans\u00e3o agressiva de capacidade, e o mercado de foundry puro cresceu 30% ano a ano no primeiro trimestre de 2026<\/strong>, impulsionado por pedidos de GPUs e ASICs de IA, incluindo os que dependem de packaging 2.5D.<\/p>\n

TSMC CoWoS resultados: rendimento de 98% e rota para 14x reticle size<\/h3>\n

O an\u00fancio de 98% de yield em CoWoS<\/strong> n\u00e3o \u00e9 apenas uma m\u00e9trica t\u00e9cnica; ele define o teto de oferta de aceleradores de IA. O CoWoS (Chip-on-Wafer-on-Substrate)<\/strong> usa um interposer de sil\u00edcio<\/strong> para conectar m\u00faltiplos dies \u2014 tipicamente uma ou mais GPUs e v\u00e1rias stacks de HBM3E ou HBM4<\/strong> \u2014 antes de mont\u00e1-los no substrato org\u00e2nico final. A complexidade aumenta com o reticle size, pois um interposer de 5,5x reticle<\/strong> exige litografia de recomposi\u00e7\u00e3o (multi-mask stitching) e controle de empenamento durante a termocompress\u00e3o.<\/p>\n

A TSMC<\/strong> pretende ampliar essa tecnologia para 14x reticle size at\u00e9 2029<\/strong>, conforme adiantou o executivo Ho Chun. Essa evolu\u00e7\u00e3o \u00e9 estrat\u00e9gica porque permitir\u00e1 integrar mais chiplets de GPU e mem\u00f3ria por pacote, elevando o desempenho de infer\u00eancia e treinamento de LLMs (Large Language Models) sem depender exclusivamente do escalonamento de n\u00f3s de processo. Na pr\u00e1tica, \u00e9 a resposta da ind\u00fastria ao limite f\u00edsico dos transistors: a embalagem passa a ditar o desempenho<\/strong>.<\/p>\n

Um dos desafios centrais \u00e9 a guerra de interconex\u00f5es. Durante a SEMICON Taiwan 2026, o t\u00f3pico dominante foi que o gargalo dos chips de IA s\u00e3o os fios que os conectam<\/strong>. A co-packaged optics<\/strong> entrou em produ\u00e7\u00e3o comercial em 2026, e a TSMC investe em integra\u00e7\u00e3o fot\u00f4nica no pacote. Para o CoWoS, isso significa reduzir a dist\u00e2ncia el\u00e9trica entre dies e migrar parte da comunica\u00e7\u00e3o para links \u00f3pticos, o que deve multiplicar a largura de banda agregada por pacote.<\/p>\n

Os dados t\u00e9cnicos abaixo resumem as especifica\u00e7\u00f5es atuais e projetadas do CoWoS:<\/p>\n\n\n\n\n\n\n\n\n\n
Par\u00e2metro CoWoS<\/th>\nStatus em 2026<\/th>\n<\/tr>\n<\/thead>\n
Rendimento por pacote<\/td>\n98% em produtos de IA com interposer 5,5x reticle<\/td>\n<\/tr>\n
Reticle size atual<\/td>\n5,5x reticle (interposer de sil\u00edcio)<\/td>\n<\/tr>\n
Reticle size planejado<\/td>\n14x reticle size at\u00e9 2029<\/td>\n<\/tr>\n
Integra\u00e7\u00e3o t\u00edpica<\/td>\nGPUs NVIDIA Hopper\/Blackwell, AMD Instinct, ASICs de IA + HBM stacks<\/td>\n<\/tr>\n
Capacidade<\/td>\nExpans\u00e3o acelerada, ainda insuficiente para demanda de aceleradores<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n

O CoWoS<\/strong> se posiciona dentro do portf\u00f3lio 3DFabric<\/strong> da TSMC, que inclui tamb\u00e9m o SoIC<\/strong> (empilhamento 3D para o 3D V-Cache da AMD) e o InFO<\/strong> (fan-out usado em processadores Apple). A diferen\u00e7a crucial: o SoIC oferece densidade vertical extrema, enquanto o CoWoS entrega maior \u00e1rea de interposer para comunica\u00e7\u00e3o lateral de alta largura de banda, essencial para GPUs e HBM.<\/p>\n

Receita por plataforma e n\u00f3s de processo: leitura t\u00e9cnica do trimestre<\/h3>\n

O balan\u00e7o da TSMC confirma a virada estrutural do portf\u00f3lio. A plataforma de High Performance Computing (HPC)<\/strong>, que inclui GPUs para IA, CPUs de servidor, ASICs de treinamento e infer\u00eancia, responde por mais da metade da receita total<\/strong> da companhia. Isso representa uma invers\u00e3o em rela\u00e7\u00e3o \u00e0 d\u00e9cada passada, quando smartphones \u2014 via Apple e Qualcomm \u2014 dominavam o mix. A demanda de IA n\u00e3o apenas sustenta o crescimento como tamb\u00e9m eleva o pre\u00e7o m\u00e9dio por wafer<\/strong>, j\u00e1 que os n\u00f3s de ponta e o packaging 2.5D carregam margens maiores.<\/p>\n

No que diz respeito aos n\u00f3s de processo, a linha de N3 (3nm, FinFET)<\/strong>, com suas variantes N3E e N3P<\/strong>, permanece a base de processadores Apple A\/M e GPUs recentes. O N2 (2nm)<\/strong>, primeiro n\u00f3 GAA (gate-all-around\/nanosheet)<\/strong> da TSMC, entrou em produ\u00e7\u00e3o em massa no segundo semestre de 2025 e deve ganhar participa\u00e7\u00e3o relevante ao longo de 2026. O roadmap seguinte inclui o A16 (1,6nm)<\/strong>, com Super Power Rail<\/strong> \u2014 alimenta\u00e7\u00e3o traseira que reduz queda de tens\u00e3o \u2014 e o A14<\/strong> previsto para 2028. Cada salto de n\u00f3 entrega aproximadamente 10\u201315% de ganho de performance<\/strong> ou 25\u201330% de redu\u00e7\u00e3o de consumo<\/strong>.<\/p>\n

A leitura combinada de n\u00f3s de processo e packaging avan\u00e7ado explica a resili\u00eancia da TSMC: enquanto a litografia avan\u00e7a em passos mais lentos e caros, o CoWoS e o SoIC adicionam valor por meio de integra\u00e7\u00e3o heterog\u00eanea. Um acelerador com die de GPU em N3 ou N2 e seis stacks de HBM em CoWoS pode alcan\u00e7ar largura de banda superior a 8 TB\/s<\/strong>, n\u00famero que nenhum n\u00f3 de processo sozinho entregaria.<\/p>\n

Para o analista de TI, o dado de receita por n\u00f3<\/strong> importa porque afeta a disponibilidade de chips em diferentes categorias de produto. Os n\u00f3s maduros \u2014 usados em controladores, sensores e chips de conectividade \u2014 continuam sendo produzidos em f\u00e1bricas como Nanjing (China)<\/strong>, Kumamoto (Jap\u00e3o)<\/strong> e Dresden (Alemanha)<\/strong>, mas representam margens menores. A capacidade de ponta, concentrada em Tainan (Fab 18)<\/strong> e Hsinchu<\/strong>, \u00e9 que dita os ciclos de lan\u00e7amento de GPUs e CPUs de servidor.<\/p>\n

TSMC CoWoS resultados: comparativo com Intel Foundry e Samsung Foundry<\/h3>\n

O dom\u00ednio da TSMC em packaging avan\u00e7ado vem sendo desafiado em duas frentes. A Intel Foundry<\/strong>, com sua tecnologia Foveros<\/strong> e EMIB<\/strong>, tenta atrair clientes de IA externos, e dados de exporta\u00e7\u00e3o compilados pela SemiAnalysis sugerem que a Intel pode estar conquistando market share na interconex\u00e3o de chiplets. A Intel tamb\u00e9m aposta no n\u00f3 18A<\/strong> com PowerVia<\/strong> (alimenta\u00e7\u00e3o traseira) e arquitetura RibbonFET<\/strong>, previsto para amadurecer em 2026. Contudo, a TSMC mant\u00e9m vantagem de escala, yield e ecossistema de clientes-\u00e2ncora.<\/p>\n

A Samsung Foundry<\/strong> continua como a \u00fanica alternativa com n\u00f3s GAA de 2nm<\/strong> em produ\u00e7\u00e3o, mas os yields<\/strong> historicamente ficaram aqu\u00e9m da TSMC. Em packaging, a Samsung oferece I-Cube e X-Cube<\/strong>, por\u00e9m a ado\u00e7\u00e3o por GPUs de IA de alto volume ainda \u00e9 limitada. A SMIC<\/strong>, por sua vez, segue restrita \u00e0 litografia DUV<\/strong> devido a controles de exporta\u00e7\u00e3o, incapaz de produzir n\u00f3s avan\u00e7ados ou empacotar interposers complexos na escala exigida.<\/p>\n

Para contextualizar o compartilhamento de mercado, o setor de foundry puro cresceu 30% no primeiro trimestre de 2026<\/strong>, com a TSMC respondendo por parcela dominante. O comparativo abaixo destaca os principais players:<\/p>\n\n\n\n\n\n\n\n\n
Foundry<\/th>\nN\u00f3 de ponta<\/th>\nPackaging avan\u00e7ado<\/th>\nDesafio cr\u00edtico<\/th>\n<\/tr>\n<\/thead>\n
TSMC<\/td>\nN3\/N2\/A16, FinFET e GAA<\/td>\nCoWoS, SoIC, InFO \u2014 98% yield<\/td>\nCapacidade de CoWoS aqu\u00e9m da demanda<\/td>\n<\/tr>\n
Samsung Foundry<\/td>\n2nm GAA, 3nm GAA<\/td>\nI-Cube, X-Cube<\/td>\nYields abaixo da TSMC<\/td>\n<\/tr>\n
Intel Foundry<\/td>\n18A, Intel 3<\/td>\nFoveros, EMIB<\/td>\nEscala e custo por wafer<\/td>\n<\/tr>\n
SMIC<\/td>\nN\u00f3s maduros, DUV<\/td>\nLimitado<\/td>\nRestri\u00e7\u00f5es de exporta\u00e7\u00e3o EUA-China<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n

O que os TSMC CoWoS resultados<\/strong> indicam \u00e9 que, apesar de concorrentes tentarem se posicionar, a combina\u00e7\u00e3o de yield de 98%<\/strong>, roadmap at\u00e9 14x reticle e base de clientes como NVIDIA, AMD, Broadcom e Apple<\/strong> torna a substitui\u00e7\u00e3o improv\u00e1vel no curto e m\u00e9dio prazo. A Intel pode ganhar espa\u00e7o nos pedidos excedentes, mas a TSMC continua sendo o ponto de estrangulamento e, portanto, o formador de pre\u00e7o da cadeia de IA.<\/p>\n

Capex, guidance e o que sinalizam para a demanda futura de IA<\/h3>\n

O balan\u00e7o da TSMC reafirma um capex anual na casa de US$ 40 a 50 bilh\u00f5es<\/strong>, o maior da ind\u00fastria de semicondutores. Esse volume de investimento se distribui entre as f\u00e1bricas de n\u00f3s avan\u00e7ados em Taiwan, a expans\u00e3o no Arizona (EUA)<\/strong>, a JASM em Kumamoto (Jap\u00e3o)<\/strong> e a ESMC em Dresden (Alemanha)<\/strong>, al\u00e9m da constru\u00e7\u00e3o de capacidade de packaging CoWoS. Para o analista, o capex \u00e9 um sinal de confian\u00e7a na dura\u00e7\u00e3o do ciclo de IA: se a TSMC est\u00e1 construindo f\u00e1bricas com horizonte de 2027\u20132029, \u00e9 porque a demanda por GPUs, ASICs e sistemas de infer\u00eancia deve continuar crescendo.<\/p>\n

O pre\u00e7o de wafer de ponta<\/strong> segue em alta constante. O n\u00f3 N2<\/strong> \u00e9 estimado acima de US$ 30 mil por wafer<\/strong>, valor que pressiona o pre\u00e7o final de aceleradores e CPUs de servidor. A combina\u00e7\u00e3o de n\u00f3s caros e packaging avan\u00e7ado faz com que um \u00fanico pacote CoWoS com GPU e HBM4 possa custar dezenas de milhares de d\u00f3lares para o comprador final, antes mesmo de contabilizar placa, resfriamento e integra\u00e7\u00e3o de sistema.<\/p>\n

O guidance da TSMC para os pr\u00f3ximos trimestres, embora conservador, aponta para crescimento cont\u00ednuo da participa\u00e7\u00e3o de HPC. A companhia n\u00e3o detalha divis\u00f5es por cliente, mas o aumento da receita do Arizona para 4% do total<\/strong> mostra que a produ\u00e7\u00e3o nos EUA come\u00e7a a ganhar relev\u00e2ncia, com pedidos de N4<\/strong> e, futuramente, N3\/N2<\/strong>. Isso pode aliviar parcialmente a concentra\u00e7\u00e3o geogr\u00e1fica em Taiwan, mas tamb\u00e9m cria press\u00e3o de custo, j\u00e1 que operar nos EUA \u00e9 estruturalmente mais caro.<\/p>\n

No front do packaging, o plano de expans\u00e3o da TSMC inclui novas linhas de CoWoS em Tainan<\/strong> e possivelmente no Arizona. Ainda assim, a oferta permanece aqu\u00e9m da demanda, o que mant\u00e9m os lead times<\/strong> de GPUs de IA alongados. A mensagem impl\u00edcita \u00e9 que a escassez de aceleradores deve persistir at\u00e9 2027, quando as novas capacidades de CoWoS e interposer entrarem em opera\u00e7\u00e3o plena.<\/p>\n

Impacto para NVIDIA, AMD, Apple e os pre\u00e7os de hardware<\/h3>\n

Os n\u00fameros trimestrais da TSMC reverberam de forma direta em NVIDIA, AMD, Apple, Qualcomm, Broadcom e MediaTek<\/strong>. A disponibilidade de pacotes CoWoS determina quantas GPUs de data center a NVIDIA e a AMD conseguem entregar a cada trimestre. Com yield de 98%, a restri\u00e7\u00e3o n\u00e3o \u00e9 tanto de qualidade, mas de capacidade de produ\u00e7\u00e3o<\/strong> \u2014 ou seja, mesmo com alta efici\u00eancia, as linhas t\u00eam limite f\u00edsico de wafers processados por m\u00eas.<\/p>\n

Para a NVIDIA<\/strong>, a depend\u00eancia do CoWoS \u00e9 total: GPUs como Hopper<\/strong> e Blackwell<\/strong> combinam m\u00faltiplos dies e HBM em um \u00fanico interposer. Um atraso na expans\u00e3o de packaging da TSMC se traduz em escassez de aceleradores e pre\u00e7os elevados no varejo. Para a AMD<\/strong>, o mesmo vale para a linha Instinct<\/strong>, que tamb\u00e9m usa CoWoS, enquanto o 3D V-Cache<\/strong> da linha Ryzen depende do SoIC. A Apple, por sua vez, consome os n\u00f3s de ponta sem empacotamento 2.5D em volume de IA, mas pressiona a capacidade de N3\/N2 junto com os clientes de HPC.<\/p>\n

O efeito no hardware corporativo brasileiro \u00e9 indireto, por\u00e9m relevante. Servidores com GPUs de IA, arrays de GPU para treinamento de modelos e storage de alta performance dependem da oferta global de aceleradores. Quando a TSMC sinaliza que o CoWoS continuar\u00e1 apertado, distribuidores e integradores brasileiros repassam prazos de entrega mais longos e pre\u00e7os mais altos. A importa\u00e7\u00e3o de equipamentos com HBM<\/strong> embarcada pode levar de 12 a 20 semanas acima do prazo normal.<\/p>\n

H\u00e1 tamb\u00e9m um efeito de concentra\u00e7\u00e3o de poder de compra: grandes hyperscalers como Microsoft, Google, Meta e Amazon<\/strong> garantem contratos de volume com a TSMC e os fabricantes de GPUs, deixando menos oferta dispon\u00edvel para o mercado spot. Empresas brasileiras que planejam projetos de IA devem considerar esse f<\/p>\n

\n

Planejando o pr\u00f3ximo ciclo de hardware da sua empresa?<\/p>\n

A JRT Technology Solutions acompanha a ind\u00fastria de semicondutores e ajuda sua empresa a investir na hora certa \u2014 servidores, workstations e infraestrutura.<\/p>\n


\n <\/svg>
\n Falar com especialista
\n <\/a>\n<\/div>\n","protected":false},"excerpt":{"rendered":"

Os resultados da TSMC no segundo trimestre de 2026 colocaram os holofotes novamente sobre o TSMC CoWoS resultados \u2014 m\u00e9trica que hoje condensa o pulso da ind\u00fastria global de semicondutores. A gigante taiwanesa reportou receita trimestral de NT$ 1,2 trilh\u00e3o, crescimento de 36% na compara\u00e7\u00e3o anual, enquanto os pagamentos de b\u00f4nus aos funcion\u00e1rios avan\u00e7aram 50,6% … Ler mais<\/a><\/p>\n","protected":false},"author":1,"featured_media":2604,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"om_disable_all_campaigns":false,"_monsterinsights_skip_tracking":false,"iawp_total_views":1,"footnotes":""},"categories":[2482],"tags":[3403],"class_list":["post-2605","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-tsmc","tag-tsmc-cowos-financial"],"aioseo_notices":[],"aioseo_head":"\n\t\t\n\t\n\t\n\t\n\t\n\t\n\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t