{"id":2901,"date":"2026-09-15T12:54:55","date_gmt":"2026-09-15T15:54:55","guid":{"rendered":"https:\/\/jrtx.com.br\/blog\/2026\/09\/15\/asml-euv-litografia-euv-monopolio-e-high-na-em-2026\/"},"modified":"2026-09-15T12:54:55","modified_gmt":"2026-09-15T15:54:55","slug":"asml-euv-litografia-euv-monopolio-e-high-na-em-2026","status":"publish","type":"post","link":"https:\/\/jrtx.com.br\/blog\/2026\/09\/15\/asml-euv-litografia-euv-monopolio-e-high-na-em-2026\/","title":{"rendered":"ASML EUV litografia EUV: monop\u00f3lio e High-NA em 2026"},"content":{"rendered":"

A ind\u00fastria de semicondutores vive um paradoxo produtivo: nunca se demandou tanto poder computacional por metro quadrado de sil\u00edcio e, ao mesmo tempo, nunca se dependeu tanto de uma \u00fanica empresa para viabilizar fisicamente essa demanda. A ASML EUV litografia EUV<\/strong> ocupa exatamente esse ponto de estrangulamento \u2014 a companhia holandesa ASML Holding<\/strong> \u00e9 hoje o \u00fanico fornecedor global de sistemas de litografia por ultravioleta extremo (EUV<\/strong>), tecnologia obrigat\u00f3ria para fabricar chips abaixo de 7 nm<\/strong> e para sustentar os roteiros de 2 nm<\/strong>, 1,4 nm<\/strong> e al\u00e9m. Em 2026, com data centers de IA pressionando a cadeia de suprimentos por GPUs, mem\u00f3ria HBM e projetos de sil\u00edcio personalizado, a capacidade da ASML de entregar m\u00e1quinas EUV virou mais do que um indicador financeiro: tornou-se o rel\u00f3gio do progresso tecnol\u00f3gico global.<\/p>\n

Este post t\u00e9cnico destrincha o estado da arte da litografia EUV, com foco nas m\u00e1quinas Low-NA<\/strong> (s\u00e9rie NXE<\/strong>) e High-NA<\/strong> (s\u00e9rie EXE<\/strong>), e explica por que nenhum outro fabricante consegue replicar esses equipamentos. Tamb\u00e9m analisamos os desdobramentos geopol\u00edticos recentes: a China tentando estocar scanners DUV<\/strong> enquanto especialistas estimam que o pa\u00eds est\u00e1 dez anos atr\u00e1s em EUV, o movimento de Samsung, TSMC, Intel e SK hynix na ado\u00e7\u00e3o do High-NA, e o que isso significa para a infraestrutura de data centers, a escalabilidade de IA e os ciclos de atualiza\u00e7\u00e3o de hardware corporativo.<\/p>\n

Para o leitor brasileiro \u2014 gestor de TI, engenheiro de infraestrutura, arquiteto de sistemas ou entusiasta \u2014, entender a litografia EUV \u00e9 entender por que servidores, GPUs e aceleradores ficam caros, escassos e, em alguns casos, atrasados. Na JRT Technology Solutions<\/strong> acompanhamos o roadmap da ind\u00fastria para orientar clientes corporativos em decis\u00f5es de compra e ciclos de atualiza\u00e7\u00e3o de hardware, especialmente quando a disponibilidade de componentes de ponta afeta diretamente prazos e custos de projetos de data center no Brasil.<\/p>\n

Nas pr\u00f3ximas se\u00e7\u00f5es, voc\u00ea ver\u00e1 em detalhe como funciona o plasma de estanho que gera luz de 13,5 nm<\/strong>, por que os espelhos da Zeiss<\/strong> s\u00e3o os objetos mais precisos j\u00e1 fabricados, qual a diferen\u00e7a real entre abertura num\u00e9rica 0,33<\/strong> e 0,55<\/strong>, e como a ASML transformou a litografia em um monop\u00f3lio tecnol\u00f3gico de escala planet\u00e1ria.<\/p>\n

O que aconteceu: High-NA em produ\u00e7\u00e3o, China em conten\u00e7\u00e3o e a corrida para sub-2nm<\/h3>\n

No segundo semestre de 2026, tr\u00eas movimentos simult\u00e2neos definem o pulso da ind\u00fastria de equipamentos de litografia. Primeiro, a ASML<\/strong> confirmou que est\u00e1 explorando a fabrica\u00e7\u00e3o de mais de 110 m\u00e1quinas EUV<\/strong> em 2028<\/strong>, segundo an\u00e1lise do JPMorgan<\/strong>, sustentada por uma demanda de IA que n\u00e3o d\u00e1 sinais de arrefecimento no segmento de fundi\u00e7\u00f5es e mem\u00f3ria. Segundo, a ado\u00e7\u00e3o do sistema High-NA<\/strong> avan\u00e7ou de promessa para compromisso formal: TSMC<\/strong> anunciou ado\u00e7\u00e3o da tecnologia para 2030<\/strong>, enquanto Samsung<\/strong> e SK hynix<\/strong> planejam produ\u00e7\u00e3o em volume j\u00e1 em 2028<\/strong>. Terceiro, a China intensifica a estocagem de equipamentos DUV<\/strong> de gera\u00e7\u00e3o imers\u00e3o para tentar manter expans\u00e3o fabril diante das restri\u00e7\u00f5es ocidentais, ao mesmo tempo em que um relat\u00f3rio do UBS<\/strong> aponta que o pa\u00eds est\u00e1 tecnologicamente dez anos atr\u00e1s da ASML em EUV, com desenvolvimento dom\u00e9stico compar\u00e1vel ao n\u00edvel da companhia holandesa em 2004<\/strong>.<\/p>\n

A not\u00edcia mais simb\u00f3lica talvez seja a confirma\u00e7\u00e3o de que as quatro grandes fabricantes de chips do mundo \u2014 Intel<\/strong>, TSMC<\/strong>, Samsung<\/strong> e SK hynix<\/strong> \u2014 j\u00e1 receberam ou comprometeram encomendas de m\u00e1quinas High-NA<\/strong>. A Intel foi a primeira a receber uma unidade EXE<\/strong>, instalada em suas instala\u00e7\u00f5es de Oregon, e segue como pioneira na integra\u00e7\u00e3o da tecnologia nos n\u00f3s 14A<\/strong> e 10A<\/strong>. A TSMC, que tradicionalmente adota inova\u00e7\u00f5es de litografia de forma mais conservadora, formalizou que usar\u00e1 High-NA em 2030<\/strong> para n\u00f3s abaixo de 2 nm<\/strong>, provavelmente no chamado A14<\/strong>. Samsung e SK hynix, por sua vez, enxergam no High-NA uma alavanca para mem\u00f3ria DRAM<\/strong> de alta densidade e HBM4<\/strong>\/HBM5<\/strong>, onde a redu\u00e7\u00e3o de \u00e1rea por c\u00e9lula \u00e9 cr\u00edtica.<\/p>\n

No front geopol\u00edtico, a restri\u00e7\u00e3o de exporta\u00e7\u00e3o de EUV<\/strong> para a China permanece total. Relatos indicam que o secret\u00e1rio de Com\u00e9rcio dos EUA, Howard Lutnick<\/strong>, pressionou repetidamente a ASML com preocupa\u00e7\u00f5es sobre poss\u00edveis desvios de m\u00e1quinas avan\u00e7adas para o pa\u00eds, o que a companhia nega categoricamente. Em paralelo, fabricantes chinesas como CXMT<\/strong> e YMTC<\/strong> teriam acumulado estoques de scanners DUV<\/strong> da ASML suficientes para garantir expans\u00e3o por at\u00e9 tr\u00eas anos, segundo o Financial Times<\/em>. A fabricante chinesa Yuliangsheng<\/strong> estaria a caminho de produzir 12 scanners DUV<\/strong> at\u00e9 o fim do ano, mas a Reuters avalia que esses equipamentos nativos ainda est\u00e3o longe de representar amea\u00e7a comercial \u00e0 ASML.<\/p>\n

A leitura estrat\u00e9gica \u00e9 clara: o mundo avan\u00e7ado corre para sub-2nm<\/strong> com High-NA, enquanto a China luta para sustentar n\u00f3s maduros e intermedi\u00e1rios com DUV, criando um fosso tecnol\u00f3gico que tende a se alargar. Para a cadeia de suprimentos, isso significa que a demanda por ASML EUV litografia EUV<\/strong> continuar\u00e1 pressionada, com lead times longos e pre\u00e7os em patamar de monop\u00f3lio, o que reverbera nos pre\u00e7os finais de processadores, aceleradores e m\u00f3dulos de mem\u00f3ria para data centers.<\/p>\n

Como funciona a litografia EUV: plasma de estanho, luz de 13,5 nm e espelhos at\u00f4micos<\/h3>\n

Na litografia \u00f3ptica convencional (DUV), a luz ultravioleta profunda de 193 nm<\/strong> atravessa lentes e uma m\u00e1scara para projetar padr\u00f5es sobre o wafer. Na litografia EUV<\/strong>, o comprimento de onda cai para 13,5 nm<\/strong> \u2014 quase quinze vezes menor \u2014, o que permite imprimir transistores com resolu\u00e7\u00e3o muito superior. O problema \u00e9 que essa radia\u00e7\u00e3o \u00e9 absorvida por praticamente qualquer material, incluindo o vidro das lentes. Por isso, a ASML<\/strong> desenvolveu um sistema completamente diferente: em vez de lentes refrativas, usa espelhos multicamadas<\/strong> de molibd\u00eanio e sil\u00edcio, fabricados pela alem\u00e3 Zeiss SMT<\/strong>, capazes de refletir cerca de 70%<\/strong> da luz EUV por superf\u00edcie.<\/p>\n

A gera\u00e7\u00e3o da luz EUV acontece dentro da c\u00e2mara do scanner. Um laser de CO\u2082<\/strong> de alta pot\u00eancia, fornecido pela TRUMPF<\/strong>, dispara pulsos contra got\u00edculas de estanho<\/strong> que viajam a uma velocidade impressionante: cerca de 30 mil gotas por segundo<\/strong>. Cada gota, ao ser atingida pelo laser, \u00e9 vaporizada e aquecida a centenas de milhares de graus, formando um plasma que emite radia\u00e7\u00e3o em 13,5 nm<\/strong>. Esse processo se repete dezenas de milhares de vezes por segundo para gerar pot\u00eancia luminosa suficiente para expor cada l\u00e2mina de sil\u00edcio. O consumo energ\u00e9tico de uma m\u00e1quina EUV \u00e9 brutal \u2014 facilmente acima de 1 megawatt<\/strong> por sistema, sem contar o restante do ambiente de sala limpa.<\/p>\n

Depois de gerada, a luz viaja por uma cadeia de espelhos com precis\u00e3o at\u00f4mica. Esses espelhos da Zeiss<\/strong> s\u00e3o descritos pela ind\u00fastria como os objetos mais precisos j\u00e1 fabricados pela humanidade: se expandidos ao tamanho da Alemanha, a maior irregularidade superficial seria menor que 1 mm<\/strong>. Qualquer defeito microsc\u00f3pico absorve f\u00f3tons e degrada o contraste da imagem, comprometendo a defini\u00e7\u00e3o dos transistores. O sistema \u00f3ptico \u00e9 mantido sob v\u00e1cuo extremo e controlado termicamente com toler\u00e2ncias de milikelvin.<\/p>\n

O reticle<\/strong> (m\u00e1scara) tamb\u00e9m \u00e9 refletivo, n\u00e3o transmissivo como no DUV. A m\u00e1scara EUV cont\u00e9m o padr\u00e3o do circuito e precisa ser perfeita ao n\u00edvel de defeitos subnanom\u00e9tricos. A ASML<\/strong> complementa o fluxo com litografia computacional via Brion<\/strong>, software que otimiza m\u00e1scaras e processos antes da grava\u00e7\u00e3o f\u00edsica, e metrologia de overlay com YieldStar<\/strong>, que mede alinhamento entre camadas. Esse ecossistema fechado \u2014 scanner, fonte, \u00f3ptica, m\u00e1scara, software e metrologia \u2014 \u00e9 o que torna a ASML imbat\u00edvel.<\/p>\n

Na pr\u00e1tica, quando falamos de ASML EUV litografia EUV<\/strong>, estamos falando de um conjunto integrado de f\u00edsica de plasma, engenharia de precis\u00e3o, \u00f3ptica extrema e software de otimiza\u00e7\u00e3o, tudo sincronizado para imprimir padr\u00f5es na casa de dezenas de angstroms. Nenhum concorrente chegou perto de replicar essa arquitetura em escala de produ\u00e7\u00e3o.<\/p>\n

Low-NA vs High-NA: especifica\u00e7\u00f5es, abertura num\u00e9rica e o salto para sub-2nm<\/h3>\n

Na litografia, a abertura num\u00e9rica<\/strong> (NA) define a capacidade de captar luz e resolver detalhes menores. Quanto maior a NA, melhor a resolu\u00e7\u00e3o, mantendo o mesmo comprimento de onda. A primeira gera\u00e7\u00e3o de scanners EUV<\/strong> da ASML, conhecida como Low-NA<\/strong>, opera com abertura de 0,33<\/strong>. A gera\u00e7\u00e3o seguinte, chamada High-NA<\/strong>, eleva esse valor para 0,55<\/strong>, permitindo imprimir features com metade da \u00e1rea \u2014 ou seja, maior densidade de transistores por \u00e1rea sem recorrer a truques de multi-patterning.<\/p>\n

Os modelos Low-NA<\/strong> atualmente em produ\u00e7\u00e3o s\u00e3o da s\u00e9rie NXE:3800E<\/strong>, utilizados em volume para n\u00f3s de 7 nm<\/strong> at\u00e9 2 nm<\/strong>. J\u00e1 os sistemas High-NA<\/strong> s\u00e3o as plataformas EXE:5000<\/strong> e EXE:5200<\/strong>, projetadas para n\u00f3s sub-2nm<\/strong>, como Intel 14A<\/strong>, TSMC A14<\/strong> e Samsung SF1.4<\/strong>. O pre\u00e7o de uma m\u00e1quina Low-NA gira em torno de US$ 150 a 200 milh\u00f5es<\/strong>, dependendo da configura\u00e7\u00e3o. Uma unidade High-NA<\/strong> custa aproximadamente US$ 380 milh\u00f5es<\/strong>, tem o tamanho de um vag\u00e3o de trem, pesa mais de 150 mil componentes<\/strong> e exige meses de montagem na f\u00e1brica, com equipes de cerca de 250 engenheiros<\/strong> para instala\u00e7\u00e3o e calibra\u00e7\u00e3o.<\/p>\n\n\n\n\n\n\n\n\n
Sistema<\/th>\nTecnologia<\/th>\nN\u00f3s \/ Clientes<\/th>\n<\/tr>\n<\/thead>\n
NXE:3800E<\/td>\nEUV Low-NA, abertura 0,33, comprimento de onda 13,5 nm<\/td>\nProdu\u00e7\u00e3o em massa de 7 nm a 2 nm \u2014 TSMC, Samsung, Intel<\/td>\n<\/tr>\n
EXE:5000<\/td>\nEUV High-NA, abertura 0,55, campo dividido em meio campo<\/td>\nPesquisa e desenvolvimento sub-2nm \u2014 Intel primeira unidade<\/td>\n<\/tr>\n
EXE:5200<\/td>\nEUV High-NA, 0,55, throughput otimizado para produ\u00e7\u00e3o<\/td>\nVolume sub-2nm \u2014 TSMC 2030, Samsung\/SK hynix 2028<\/td>\n<\/tr>\n
Hyper-NA (pesquisa)<\/td>\nAbertura 0,75, em desenvolvimento para pr\u00f3xima d\u00e9cada<\/td>\nN\u00f3s al\u00e9m de 1 nm \u2014 sem clientes confirmados<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n

O High-NA<\/strong> introduz um desafio \u00f3ptico: com abertura 0,55<\/strong>, o campo de exposi\u00e7\u00e3o m\u00e1ximo \u00e9 reduzido \u00e0 metade, o que obriga a divis\u00e3o do die em duas exposi\u00e7\u00f5es. Isso eleva a complexidade de overlay<\/strong> \u2014 o alinhamento entre as duas metades \u2014 e exige metrologia de alt\u00edssima precis\u00e3o. A ASML mitiga esse problema com o YieldStar<\/strong> e com esquemas de litografia computacional avan\u00e7ada da Brion<\/strong>, que calculam corre\u00e7\u00f5es em tempo real. Ainda assim, o custo por wafer exposto \u00e9 maior no High-NA do que no Low-NA, o que levou a TSMC a adiar a ado\u00e7\u00e3o para 2030, preferindo explorar ao m\u00e1ximo o Low-NA com multi-patterning nos n\u00f3s 2 nm<\/strong> e 1,6 nm<\/strong>.<\/p>\n

\u00c9 importante diferenciar: Low-NA<\/strong> n\u00e3o vai desaparecer. Ele continuar\u00e1 sendo o cavalo de batalha da ind\u00fastria para n\u00f3s entre 7 nm<\/strong> e 2 nm<\/strong>, especialmente em camadas menos cr\u00edticas. O High-NA<\/strong> ser\u00e1 reservado para as camadas mais densas de n\u00f3s sub-2nm<\/strong>, onde a redu\u00e7\u00e3o de \u00e1rea justifica o custo adicional. A Intel, que precisa recuperar atraso tecnol\u00f3gico e reconquistar clientes de fundi\u00e7\u00e3o, \u00e9 a mais agressiva na ado\u00e7\u00e3o do High-NA, apostando que ele oferece vantagem competitiva em 14A<\/strong> e 10A<\/strong>.<\/p>\n

Quem est\u00e1 comprando: Intel, TSMC, Samsung e SK hynix na fila do High-NA<\/h3>\n

O mercado de ASML EUV litografia EUV<\/strong> tem uma base de clientes pequena e extremamente concentrada. Na l\u00f3gica, os compradores s\u00e3o TSMC<\/strong>, Samsung<\/strong> e Intel<\/strong>. Na mem\u00f3ria, SK hynix<\/strong> e Micron<\/strong>. Cada um desses gigantes compete ferozmente por capacidade de produ\u00e7\u00e3o, e a ordem de entrega das m\u00e1quinas EUV se tornou um instrumento de geopol\u00edtica industrial.<\/p>\n

A Intel<\/strong> foi a primeira a receber um scanner High-NA<\/strong>, instalado em seus laborat\u00f3rios de Hillsboro, Oregon<\/strong>. A companhia pretende usar a tecnologia para acelerar os n\u00f3s Intel 14A<\/strong> (previsto para 2027) e Intel 10A<\/strong>, como parte da estrat\u00e9gia IDM 2.0<\/strong>, que inclui a abertura de sua fundi\u00e7\u00e3o para clientes externos. A aposta da Intel \u00e9 que o High-NA permita pular etapas de multi-patterning e reduzir custos por transistor nos n\u00f3s mais avan\u00e7ados.<\/p>\n

A TSMC<\/strong>, l\u00edder global de fundi\u00e7\u00e3o com mais de 60%<\/strong> de participa\u00e7\u00e3o, adota postura pragm\u00e1tica. A empresa confirmou que usar\u00e1 High-NA<\/strong> em 2030<\/strong>, depois de extrair o m\u00e1ximo do Low-NA com multi-patterning<\/strong> nos n\u00f3s N2<\/strong>, N2P<\/strong> e A16<\/strong>. Essa estrat\u00e9gia reduz o risco de exposi\u00e7\u00e3o a uma tecnologia nova e cara, enquanto mant\u00e9m a lideran\u00e7a de rendimento e volume. A TSMC tamb\u00e9m est\u00e1 construindo novas f\u00e1bricas no Arizona e no Jap\u00e3o, o que aumenta a demanda por scanners EUV Low-NA no curto prazo.<\/p>\n

A Samsung<\/strong> busca encurtar dist\u00e2ncia para a TSMC em fundi\u00e7\u00e3o e para a SK hynix em mem\u00f3ria. Para 1,4 nm<\/strong>, a Samsung mira produ\u00e7\u00e3o em massa em 2029<\/strong>, mesmo ano em que a Intel acelera seu 14A<\/strong> e a TSMC prepara o A14<\/strong>. Na mem\u00f3ria, a Samsung e a SK hynix<\/strong> pretendem usar High-NA<\/strong> a partir de 2028<\/strong> para fabricar DRAM<\/strong> de alta densidade e HBM4<\/strong>, componentes essenciais para GPUs de IA como as da NVIDIA e AMD. A Micron<\/strong> tamb\u00e9m \u00e9 cliente relevante, embora com menor prioridade na fila do High-NA.<\/p>\n

A fila de espera por m\u00e1quinas EUV \u00e9 longa. O backlog da ASML<\/strong> serve como principal indicador antecedente do ciclo de capex de semicondutores: quando o backlog sobe, os fabricantes de chips est\u00e3o apostando em expans\u00e3o futura. Em 2026, esse backlog est\u00e1 inflado pela demanda de IA, com pedidos de scanners EUV tanto para l\u00f3gica quanto para mem\u00f3ria. Analistas do JPMorgan apontam que a ASML estuda capacidade para mais de 110 m\u00e1quinas EUV em 2028<\/strong>, um salto significativo ante as cerca de 50 a 60 unidades<\/strong> entregues em 2024.<\/p>\n

Por que ningu\u00e9m mais consegue fabricar m\u00e1quinas EUV<\/h3>\n

A resposta curta: porque a ASML<\/strong> n\u00e3o \u00e9 uma fabricante de m\u00e1quinas, \u00e9 o orquestrador de um ecossistema de mais de 5 mil fornecedores<\/strong> especializados, constru\u00eddo ao longo de quatro d\u00e9cadas. A resposta longa envolve f\u00edsica extrema, integra\u00e7\u00e3o de sistemas e barreiras de capital que nenhum concorrente conseguiu superar.<\/p>\n

Primeiro, a \u00f3ptica EUV<\/strong>. A empresa alem\u00e3 Zeiss SMT<\/strong> desenvolveu com a ASML espelhos multicamadas capazes de refletir luz de 13,5 nm<\/strong> com rugosidade medida em pic\u00f4metros. A Zeiss e a ASML possuem uma parceria exclusiva \u2014 simplesmente n\u00e3o h\u00e1 outro fornecedor no planeta com capacidade de produzir esses espelhos em escala. A Canon e a Nikon, gigantes hist\u00f3ricas da litografia, ficaram para tr\u00e1s na transi\u00e7\u00e3o para EUV e hoje competem apenas em nichos de DUV<\/strong> legado e equipamentos de flat panel display.<\/p>\n

Segundo, a fonte de plasma<\/strong>. O sistema de laser de CO\u2082<\/strong> da TRUMPF<\/strong> entrega pulsos de dezenas de quilowatts com precis\u00e3o temporal de nanossegundos, disparando contra got\u00edculas de estanho a 30 mil gotas\/segundo<\/strong>. Qualquer varia\u00e7\u00e3o na sincronia entre gota e laser reduz a pot\u00eancia EUV e contamina a c\u00e2mara. A engenharia de controle envolvida \u00e9 compar\u00e1vel a manter um atirador de elite acertando um alvo em movimento, 30 mil vezes por segundo, durante meses sem parar.<\/p>\n

Terceiro, a integra\u00e7\u00e3o de metrologia e software<\/strong>. A ASML vende n\u00e3o apenas o scanner, mas um ambiente de controle de processo: YieldStar<\/strong> para overlay, HMI<\/strong> para inspe\u00e7\u00e3o por feixe de el\u00e9trons e Brion<\/strong> para litografia computacional. Esse controle em malha fechada permite que os clientes atinjam rendimentos vi\u00e1veis em n\u00f3s cada vez menores. Um concorrente teria que replicar todo o ecossistema, n\u00e3o apenas a m\u00e1quina.<\/p>\n

Quarto, o custo e o tempo de desenvolvimento<\/strong>. A ASML investiu mais de US$ 10 bilh\u00f5es<\/strong> ao longo de d\u00e9cadas para viabilizar o EUV comercial. Cada m\u00e1quina High-NA<\/strong> custa US$ 380 milh\u00f5es<\/strong> e exige meses de montagem em sala limpa. O capital necess\u00e1rio para entrar nesse mercado \u00e9 proibitivo, e o retorno s\u00f3 se materializaria em d\u00e9cadas. O Jap\u00e3o, que j\u00e1 liderou a litografia com Nikon e Canon, n\u00e3o conseguiu financiar uma alternativa EUV vi\u00e1vel. A China, apesar de investir bilh\u00f5es, ainda patina em DUV imers\u00e3o, com desenvolvimento de EUV dom\u00e9stico comparado ao est\u00e1gio da ASML em 2004<\/strong>, segundo o UBS.<\/p>\n

ASML no contexto de mercado: monop\u00f3lio EUV, DUV legado e a cadeia global<\/h3>\n

Para entender a posi\u00e7\u00e3o da ASML<\/strong>, \u00e9 preciso olhar para a cadeia completa de equipamentos de semicondutores. A litografia \u00e9 apenas uma etapa, mas \u00e9 a etapa que define a densidade de transistores. Outras gigantes fornecem equipamentos para deposi\u00e7\u00e3o, corros\u00e3o, implanta\u00e7\u00e3o i\u00f4nica, limpeza e metrologia: Applied Materials<\/strong> e Lam Research<\/strong> dominam deposi\u00e7\u00e3o e etching; KLA<\/strong> lidera metrologia e inspe\u00e7\u00e3o de defeitos; Tokyo Electron<\/strong> atua em m\u00faltiplas etapas de processamento t\u00e9rmico e coating. Nenhuma dessas, por\u00e9m, substitui a litografia de ponta.<\/p>\n

Em litografia DUV<\/strong>, a ASML<\/strong> compete com Nikon<\/strong> e Canon<\/strong>, mas a participa\u00e7\u00e3o da holandesa ultrapassa 80%<\/strong>. No segmento EUV<\/strong>, a participa\u00e7\u00e3o \u00e9 de 100%<\/strong> \u2014 n\u00e3o existe concorrente. A Nikon<\/strong> mant\u00e9m presen\u00e7a em n\u00f3s maduros, enquanto a Canon<\/strong> aposta em nanoimprint lithography (NIL<\/strong>) para nichos espec\u00edficos, como mem\u00f3ria flash e IoT, mas nenhuma das duas possui EUV.<\/p>\n

A ASML tamb\u00e9m domina o segmento de DUV imers\u00e3o<\/strong>, com o modelo NXT:2100i<\/strong>, que \u00e9 o \u201cburro de carga\u201d da ind\u00fastria para n\u00f3s maduros e camadas menos cr\u00edticas. Mesmo com a ascens\u00e3o do EUV, o DUV imers\u00e3o continua essencial: chips automotivos, sensores, microcontroladores e boa parte da eletr\u00f4nica de consumo usam n\u00f3s entre 28 nm<\/strong> e 65 nm<\/strong>, que n\u00e3o precisam de EUV. A China, exclu\u00edda do EUV, concentra sua capacidade fabril nesse segmento DUV, o que gera a tens\u00e3o comercial constante.<\/p>\n

O modelo de neg\u00f3cio da ASML combina venda de equipamento e contratos de servi\u00e7o vital\u00edcios. A margem bruta gira em torno de 52%<\/strong>, e o monop\u00f3lio garante pricing power<\/em>: a ASML pode reajustar pre\u00e7os sem medo de perder clientes, pois n\u00e3o h\u00e1 alternativa. O bookings e backlog<\/strong> da companhia s\u00e3o acompanhados por investidores como o term\u00f4metro mais confi\u00e1vel do ciclo de capex de semicondutores. Quando a ASML reporta backlog crescente, o mercado l\u00ea como sinal de expans\u00e3o futura de TSMC, Samsung, Intel e SK hynix.<\/p>\n

Com a demanda de IA, o ciclo atual \u00e9 peculiar: as f\u00e1bricas de l\u00f3gica e mem\u00f3ria correm para adicionar capacidade de HBM<\/strong> e chiplets<\/strong>, enquanto os data centers enfrentam problemas de energia ociosa<\/strong> e an\u00e1lise t\u00e9rmica<\/strong> em escala crescente. A litografia EUV n\u00e3o resolve diretamente o consumo de energia dos data centers, mas viabiliza transistores menores e mais eficientes por opera\u00e7\u00e3o, o que no agregado reduz o consumo por tarefa computacional.<\/p>\n

Geopol\u00edtica da litografia: China, restri\u00e7\u00f5es e o fosso de dez anos<\/h3>\n

Desde sempre, a ASML<\/strong> est\u00e1 proibida de vender m\u00e1quinas EUV<\/strong> para a China, por for\u00e7a de regras holandesas e press\u00e3o dos Estados Unidos. A proibi\u00e7\u00e3o n\u00e3o \u00e9 nova, mas ganhou contornos mais r\u00edgidos em 2023 e 2024, quando os EUA estenderam restri\u00e7\u00f5es tamb\u00e9m aos modelos DUV im<\/p>\n

\n

Planejando o pr\u00f3ximo ciclo de hardware da sua empresa?<\/p>\n

A JRT Technology Solutions acompanha a ind\u00fastria de semicondutores e ajuda sua empresa a investir na hora certa \u2014 servidores, workstations e infraestrutura.<\/p>\n


\n <\/svg>
\n Falar com especialista
\n <\/a>\n<\/div>\n","protected":false},"excerpt":{"rendered":"

A ind\u00fastria de semicondutores vive um paradoxo produtivo: nunca se demandou tanto poder computacional por metro quadrado de sil\u00edcio e, ao mesmo tempo, nunca se dependeu tanto de uma \u00fanica empresa para viabilizar fisicamente essa demanda. A ASML EUV litografia EUV ocupa exatamente esse ponto de estrangulamento \u2014 a companhia holandesa ASML Holding \u00e9 hoje … Ler mais<\/a><\/p>\n","protected":false},"author":1,"featured_media":2900,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"om_disable_all_campaigns":false,"_monsterinsights_skip_tracking":false,"iawp_total_views":1,"footnotes":""},"categories":[2489],"tags":[3290],"class_list":["post-2901","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-asml","tag-asml-euv-euv"],"aioseo_notices":[],"aioseo_head":"\n\t\t\n\t\n\t\n\t\n\t\n\t\n\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t